电感器及其形成方法与流程

本发明涉及半导体，具体涉及一种电感器及其形成方法。

背景技术：

1、电感器(inductor)是能够把电能转化为磁能而存储起来的元件，其被广泛应用于射频电路器件中。

2、品质因数q是表征电感器工作效率的一个重要物理量，它是指电感器在某一频率的交流电压下工作时，所呈现的感抗与其等效损耗电阻之比。电感器的品质因数q越高，其损耗越小，效率越高。

3、电感器的基本组成部分通常包括线圈、屏蔽罩等。其中，屏蔽罩用于屏蔽电感器在工作时产生的磁场、电场等，从而避免其他电路器件受到影响，并且减小电感器的能量损耗。

4、然而，在现有技术下，电感器的能量损耗仍然较大，品质因数q仍有很大的提升空间。

技术实现思路

1、本发明解决的技术问题是，提供一种电感器及其形成方法，减小了电感器的能量损耗，提升了电感器的品质因数q。

2、为解决上述技术问题，本发明的技术方案提供一种电感器，包括:衬底，所述衬底包括工作区；位于所述工作区内的掺杂层，所述掺杂层的表面图形为中心对称图形；位于所述掺杂层上的第一屏蔽结构，所述第一屏蔽结构在衬底表面的投影图形在所述工作区的范围内，且所述第一屏蔽结构在衬底表面的投影图形与掺杂层在衬底表面的投影图形至少部分不重合；位于所述第一屏蔽结构上的电感线圈。

3、可选的，所述第一屏蔽结构在所述衬底表面的投影与所述掺杂层在衬底表面的投影图形没有重叠。

4、可选的，所述掺杂层包括若干枝杈结构以及将各枝杈结构相互连接的互连结构；各枝杈结构包括互相垂直的第一子结构和第二子结构，所述第一子结构与第二子结构相互接触。

5、可选的，所述第一屏蔽结构包括若干分立的子屏蔽层，各子屏蔽层在所述衬底表面的投影图形位于相邻枝杈结构之间。

6、可选的，所述第一子结构的宽度范围为2微米～4微米；所述第二子结构的宽度范围为2微米～4微米。

7、可选的，所述子屏蔽层的宽度范围为2微米～4微米。

8、可选的，所述第一屏蔽结构在所述衬底表面的投影图形与所述掺杂层在衬底表面的投影图形部分重叠。

9、可选的，所述第一屏蔽结构的材料包括多晶硅。

10、可选的，还包括：位于所述衬底与第一屏蔽结构之间的第一介质层。

11、可选的，还包括：位于所述第一屏蔽结构与电感线圈之间的第二屏蔽结构。

12、可选的，所述第二屏蔽结构包括：若干层叠的第二屏蔽层，相邻两层第二屏蔽层之间电连接；各所述第二屏蔽层包括：相互分立的保护环以及若干环状结构，所述保护环内具有第一切断开口，各环状结构内具有第二切断开口，所述保护环与各环状结构呈同心环排布，且所述保护环包围各环状结构，所述保护环以及各环状结构位于同层。

13、可选的，所述第二屏蔽结构的材料包括金属。

14、相应的，本发明的技术方案还提供一种电感器的形成方法，包括：提供衬底，所述衬底包括工作区；在所述工作区内形成掺杂层，所述掺杂层的表面图形为中心对称图形；在所述掺杂层上形成第一屏蔽结构，所述第一屏蔽结构在衬底表面的投影图形在所述工作区的范围内，且所述第一屏蔽结构在衬底表面的投影图形与掺杂层在衬底表面的投影图形至少部分不重合；形成位于所述第一屏蔽结构上的电感线圈。

15、与现有技术相比，本发明实施例的技术方案具有以下有益效果：

16、本发明的技术方案提供的电感器中，由于所述第一屏蔽结构在衬底表面的投影图形与掺杂层在衬底表面的投影图形至少部分不重合，从而使所述第一屏蔽结构和掺杂层交错排布，因此，能够在电感器的屏蔽作用满足需求的基础上，减小掺杂层以及第一屏蔽结构各自的面积，从而增加了掺杂层以及第一屏蔽结构的电阻，进而有利于减小电感器中的能量损耗，提高了品质因数q。同时，由于所述第一屏蔽结构和掺杂层的交错排布，且第一屏蔽结构和掺杂层各自具有更小的线宽，因此，减小了第一屏蔽结构与掺杂层之间的寄生电容，并且减小了第一屏蔽结构与电感线圈之间的寄生电容、以及掺杂层与电感线圈之间的寄生电容，减小了电感器的能量损耗，提高了品质因数q。

17、进一步，所述第一屏蔽结构包括若干分立的子屏蔽层，在磁场的影响下，分立的子屏蔽层中产生的涡旋电流难以连续，因此难以形成较大的涡旋电流，从而进一步减小了电感器的能量损耗，提高了品质因数q。

18、本发明的技术方案提供的电感器的形成方法中，由于形成的第一屏蔽结构在衬底表面的投影图形与掺杂层在衬底表面的投影图形至少部分不重合，从而使所述第一屏蔽结构和掺杂层交错排布，因此，能够在电感器的屏蔽作用满足需求的基础上，减小掺杂层以及第一屏蔽结构各自的面积，从而增加了掺杂层以及第一屏蔽结构的电阻，进而有利于减小电感器中的能量损耗，提高了品质因数q。同时，由于所述第一屏蔽结构和掺杂层的交错排布，且第一屏蔽结构和掺杂层各自具有更小的线宽，因此，减小了第一屏蔽结构与掺杂层之间的寄生电容，并且减小了第一屏蔽结构与电感线圈之间的寄生电容、以及掺杂层与电感线圈之间的寄生电容，减小了电感器的能量损耗，提高了品质因数q。

技术特征：

1.一种电感器，其特征在于，包括：

2.如权利要求1所述的电感器，其特征在于，所述第一屏蔽结构在所述衬底表面的投影与所述掺杂层在衬底表面的投影图形没有重叠。

3.如权利要求1所述的电感器，其特征在于，所述掺杂层包括若干枝杈结构以及将各枝杈结构相互连接的互连结构；各枝杈结构包括互相垂直的第一子结构和第二子结构，所述第一子结构与第二子结构相互接触。

4.如权利要求3所述的电感器，其特征在于，所述第一屏蔽结构包括若干分立的子屏蔽层，各子屏蔽层在所述衬底表面的投影图形位于相邻枝杈结构之间。

5.如权利要求3所述的电感器，其特征在于，所述第一子结构的宽度范围为2微米～4微米；所述第二子结构的宽度范围为2微米～4微米。

6.如权利要求4所述的电感器，其特征在于，所述子屏蔽层的宽度范围为2微米～4微米。

7.如权利要求1所述的电感器，其特征在于，所述第一屏蔽结构在所述衬底表面的投影图形与所述掺杂层在衬底表面的投影图形部分重叠。

8.如权利要求1所述的电感器，其特征在于，所述第一屏蔽结构的材料包括多晶硅。

9.如权利要求1所述的电感器，其特征在于，还包括：位于所述衬底与第一屏蔽结构之间的第一介质层。

10.如权利要求1所述的电感器，其特征在于，还包括：位于所述第一屏蔽结构与电感线圈之间的第二屏蔽结构。

11.如权利要求10所述的电感器，其特征在于，所述第二屏蔽结构包括：若干层叠的第二屏蔽层，相邻两层第二屏蔽层之间电连接；各所述第二屏蔽层包括：相互分立的保护环以及若干环状结构，所述保护环内具有第一切断开口，各环状结构内具有第二切断开口，所述保护环与各环状结构呈同心环排布，且所述保护环包围各环状结构，所述保护环以及各环状结构位于同层。

12.如权利要求10所述的电感器，其特征在于，所述第二屏蔽结构的材料包括金属。

13.一种电感器的形成方法，其特征在于，包括：

技术总结一种电感器及其形成方法，其中，电感器包括：衬底，所述衬底包括工作区；位于所述工作区内的掺杂层，所述掺杂层的表面图形为中心对称图形；位于所述掺杂层上的第一屏蔽结构，所述第一屏蔽结构在衬底表面的投影图形在所述工作区的范围内，且所述第一屏蔽结构在衬底表面的投影图形与掺杂层在衬底表面的投影图形至少部分不重合；位于所述第一屏蔽结构上的电感线圈。所述电感器及其形成方法减小了电感器的能量损耗，提升了电感器的品质因数Q。技术研发人员：黄曦,王晓东,王西宁,钱蔚宏受保护的技术使用者：中芯国际集成电路制造(上海)有限公司技术研发日：技术公布日：2024/9/29