一种低杂散电感的功率模块封装结构及封装方法与流程

本发明涉及半导体封装领域，尤其是一种低杂散电感的功率模块封装结构及封装方法。

背景技术：

1、功率模块是将功率电力电子器件按一定的功能组合后再灌封形成的一个模块，目前已有的大部分商用功率模块仍采用传统的封装方式，即首先通过焊锡将芯片背部焊接在dbc(direct bonding copper，覆铜陶瓷板)上，再通过金属键合线(铝线)实现电气连接，最后进行塑封或者灌胶。传统封装技术较为成熟，成本低，但传统封装结构中的杂散电感参数较大，容易导致器件在快速开关过程中造成严重电压过冲，并同时带来损耗增加及电磁干扰等问题。杂散电感的大小与开关换流回路的面积相关，其中，金属键合线的连接方式正是造成传统封装换流回路面积较大的关键影响因素。

2、此外，由于金属键合线能够承受的应力有限，且位于dbc表面的芯片与dbc存在高度差，在功率模块工作过程中，连接芯片与芯片之间的金属键合线，以及连接芯片表面与dbc的金属键合线都易断裂失效，降低了功率模块封装的可靠性。同时，功率模块中封装有碳化硅芯片时，应用于大功率场景的碳化硅芯片在工作时会产生大量的热，其对封装的散热能力要求高，传统的金属键合线的连接方式并不能满足碳化硅芯片的散热要求，容易使功率模块过热失效，影响其工作的稳定性。

技术实现思路

1、本发明人针对上述问题及技术需求，提出了一种低杂散电感的功率模块封装结构及封装方法，本发明的技术方案如下：

2、一种低杂散电感的功率模块封装结构，包括dbc基板以及设置于dbc基板上的芯片组，所述芯片组至少包括一个芯片；

3、所述芯片组中的目标芯片通过互连导电片与dbc基板电连接；

4、所述互连导电片上设置有若干个应力释放孔，所述应力释放孔贯穿所述互连导电片。

5、其进一步技术方案为，所述互连导电片包括第一平直部，所述第一平直部设置于目标芯片上，所述芯片组包括一个以上的目标芯片时，芯片组中的目标芯片通过第一平直部相互电连接。

6、其进一步技术方案为，所述互连导电片还包括与第一平直部连接的u型连接组，所述u型连接组包括若干个u型连接部，芯片组中的目标芯片通过u型连接部与dbc基板电连接；

7、所述u型连接组包括一个以上的u型连接部时，所述u型连接组还包括若干个第二平直部，相邻的u型连接部通过第二平直部相连接。

8、其进一步技术方案为，所述芯片包括正面以及与正面相对应的背面；

9、所述芯片的背面通过第一焊接层焊接于dbc基板上；

10、所述互连导电片的u型连接部通过第一焊接层焊接于dbc基板上，所述互连导电片的第一平直部通过第二焊接层焊接于芯片的正面。

11、其进一步技术方案为，所述dbc基板包括上连接层、下连接层以及绝缘层，所述绝缘层位于上连接层与下连接层之间，且与上连接层及下连接层接触；

12、芯片组中芯片的背面通过第一焊接层焊接于上连接层上，所述下连接层通过第三焊接层焊接于支撑板上。

13、其进一步技术方案为，所述支撑板上还固定有壳体，所述壳体与所述支撑板固定后，在支撑板与壳体之间形成收容腔；

14、所述dbc基板、芯片组以及互连导电片位于所述收容腔中，所述收容腔内填充有封装胶，且所述封装胶包覆dbc基板、芯片组以及互连导电片。

15、其进一步技术方案为，还包括若干个引出端子；

16、所述壳体上设置有若干个安装孔，所述安装孔与所述引出端子一一对应，所述引出端子的一端与dbc基板连接，所述引出端子的另一端通过壳体上对应的安装孔伸出壳体外。

17、其进一步技术方案为，所述互连导电片的材料包括cu。

18、其进一步技术方案为，所述应力释放孔的形状包括椭圆形，且若干个应力释放孔均匀分布于互连导电片的第一平直部中。

19、一种低杂散电感的功率模块封装方法，用于形成上述的功率模块封装结构，所述封装方法包括：

20、提供dbc基板并在dbc基板上封装芯片组，其中，所述芯片组至少包括一个芯片；

21、芯片组中的目标芯片通过互连导电片与dbc基板电连接，所述互连导电片上设置有若干个应力释放孔，所述应力释放孔贯穿所述互连导电片。

22、本发明的有益技术效果是：

23、本发明通过互连导电片实现功率模块中的电气连接，且互连导电片上设置了若干个应力释放孔，所述互连导电片能够有效减小封装结构中换流回路的面积，从而减小功率模块杂散电感。同时，相比于传统的金属键合线，互连导电片还具有更好的导流能力及应力承受能力，提升功率模块温度循环特性的同时也提升了功率模块的可靠性。

24、此外，所述互连导电片上设置了u型连接组，所述u型连接组包括若干个u型连接部，芯片组中的芯片通过所述u型连接部的底端与dbc基板电连接，利用u型连接部的高度补偿了芯片与dbc表面的高度差，提高了芯片与dbc电连接的稳定性，进一步提升了功率模块的可靠性。

技术特征：

1.一种低杂散电感的功率模块封装结构，其特征在于，包括dbc基板以及设置于dbc基板上的芯片组，所述芯片组至少包括一个芯片；

2.根据权利要求1所述的低杂散电感的功率模块封装结构，其特征在于，所述互连导电片包括第一平直部，所述第一平直部设置于目标芯片上，所述芯片组包括一个以上的目标芯片时，芯片组中的目标芯片通过第一平直部相互电连接。

3.根据权利要求2所述的低杂散电感的功率模块封装结构，其特征在于，所述互连导电片还包括与第一平直部连接的u型连接组；

4.根据权利要求3所述的低杂散电感的功率模块封装结构，其特征在于，所述芯片包括正面以及与正面相对应的背面；

5.根据权利要求4所述的低杂散电感的功率模块封装结构，其特征在于，所述dbc基板包括上连接层、下连接层以及绝缘层，所述绝缘层位于上连接层与下连接层之间，且与上连接层及下连接层接触；

6.根据权利要求5所述的低杂散电感的功率模块封装结构，其特征在于，所述支撑板上还固定有壳体，所述壳体与所述支撑板固定后，在支撑板与壳体之间形成收容腔；

7.根据权利要求6所述的低杂散电感的功率模块封装结构，其特征在于，还包括若干个引出端子；

8.根据权利要求1所述的低杂散电感的功率模块封装结构，其特征在于，所述互连导电片的材料包括cu。

9.根据权利要求2-8任一项所述的低杂散电感的功率模块封装结构，其特征在于，所述应力释放孔的形状包括椭圆形，且若干个应力释放孔均匀分布于互连导电片的第一平直部中。

10.一种低杂散电感的功率模块封装方法，其特征在于，用于形成权利要求1-权利要求9所述的功率模块封装结构，所述封装方法包括：

技术总结本发明公开了一种低杂散电感的功率模块封装结构及封装方法，涉及半导体封装技术领域，所述封装结构包括DBC基板以及设置于DBC基板上的芯片组，所述芯片组至少包括一个芯片；所述芯片组中的目标芯片通过互连导电片与DBC基板电连接；所述互连导电片上设置有若干个应力释放孔，所述应力释放孔贯穿所述互连导电片。该封装结构有效减小了功率模块的杂散电感，并提高了功率模块封装的可靠性。技术研发人员：方海军,梁昆,刘文龙受保护的技术使用者：江苏索力德普半导体科技有限公司技术研发日：技术公布日：2024/9/12