时钟抖动滤波器的制作方法

本公开涉及电子器件，更具体地，但不限于，涉及可用于帮助降低时钟信号中的抖动的时钟抖动滤波器。

背景技术：

1、电子系统可以使用时钟信号来同步数字电路的操作。例如，时钟信号可以以指定的频率和大约50％的占空比在低二进制信号值和高二进制信号值之间振荡。使用时钟信号进行同步的数字电路可以使用时钟信号的上升沿或下降沿进行操作。可以选择时钟信号的频率以最大化数据吞吐量，同时允许数字电路有足够的时间操作。

技术实现思路

1、时钟信号可以包括时钟抖动的电平。时钟抖动可以是时钟信号的上升沿或下降沿中的一个或多个的位置的不确定性。例如，时钟信号可以具有随着时间的推移(例如平均值)通常一致的周期。然而，时钟信号的特定周期可以比平均周期更长或更短。例如，特定的半周期逻辑高信号可以比平均半周期短。电路可以被配置为使得在每个时钟周期中可以执行指定数量的电路操作。可以基于完成操作的最短时间来确定操作的次数。时钟抖动可以通过使用时钟抖动的最坏情况场景来考虑。时钟周期的最坏情况下的长度可能比平均时钟周期短。这可能导致减少每个时钟周期执行的操作的数量，使得所有操作都可以在最坏的情况下执行。然而，如果时钟抖动被去除或减少，则可以执行更多的操作，或者可以增加电路的频率，或者两者兼而有之。

2、某些类型的时钟可能具有较大水平的时钟抖动。例如，环形振荡器可能比lc振荡器具有更多的时钟抖动。为了降低成本、节省空间或两者兼而有之，可能需要环形振荡器。然而，环形振荡器中的时钟抖动水平可能导致电路运行较慢。

3、本发明人已经认识到，除其他外，减少时钟抖动可以帮助允许电路更快地操作，允许电路更有效地操作，可以使用较便宜的振荡器，或者允许使用较小的振荡器。

4、时钟信号链也可导致时钟抖动，例如当时钟信号通过一个或多个缓冲器时。可希望减少由时钟信号链引起的时钟抖动，例如替代地或除了减少由振荡器引起的抖动之外。本发明人已经认识到，电路可以在时钟信号链中包括一个或多个反相缓冲器，例如可以帮助提高时钟信号的完整性。本公开的时钟抖动滤波器可以包括这些反相缓冲器中的一个或多个。

5、在示例中，一种用于降低时钟抖动的系统可以包括第一抖动降低电路。第一抖动降低电路可以布置在携带输入时钟信号的输入时钟信号节点和携带输出时钟信号的输出时钟信号节点之间。第一抖动降低电路可以包括第一中间输入时钟信号节点和第一中间输出时钟信号节点。第一抖动降低电路可以包括第一时钟延迟电路，该第一时钟延迟电路可以被配置为：(1)将在所述第一中间输入时钟信号节点上接收的第一中间输入信号延迟周期的一半的奇整数倍，以及(2)反转所述第一中间输入时钟信号。第一抖动降低电路还可以包括第一连接，该第一连接可以从第一中间输出时钟信号节点到第一中间输入时钟信号节点。

6、在示例中，一种用于管理时钟抖动的方法可包括将输入时钟信号节点上的输入时钟信号延迟所述输入时钟信号和输出时钟信号节点之间的周期的一半的奇整数倍。该方法还包括在所述输入时钟信号节点和所述输出时钟信号节点之间反转所述输入时钟信号。该方法还包括向所述输入时钟信号节点提供表示所述输出时钟信号的信号。

7、在示例中，一种用于降低时钟抖动的系统可以包括第一抖动降低电路。第一抖动降低电路可以布置在携带输入时钟信号的输入时钟信号节点和携带输出时钟信号的输出时钟信号节点之间。第一抖动降低电路可以包括第一中间输入时钟信号节点和第一中间输出时钟信号节点。第一抖动降低电路可以包括第一时钟延迟电路，该第一时钟延时电路包括(1)用于将在所述第一中间输入时钟信号节点上接收的第一中间输入信号延迟周期的一半的奇整数倍的构件，和(2)用于将所述第一中间输入时钟信号反转的构件。第一抖动降低电路还可以包括第一连接，该第一连接可以包括用于将信号从第一中间输出时钟信号节点提供到第一中间输入时钟信号节点的构件。

技术特征：

1.一种用于降低时钟抖动的系统，该系统包括：

2.根据权利要求1所述的系统，进一步包括：

3.根据权利要求2所述的系统，其中所述第一抖动降低电路和所述第二抖动降低电路处于级联布置中，使得所述第二中间输入时钟信号节点连接到所述第一中间输出时钟信号节点。

4.根据权利要求2所述的系统，其中所述第一抖动降低电路和所述第二抖动降低电路交错，使得所述第二中间输入时钟信号从所述第一时钟延迟电路内的所述第一中间输入时钟信号节点和所述第一中间输出时钟信号节点之间导出。

5.根据权利要求4所述的系统，其中所述第一时钟延迟电路的一部分包括所述第二时钟延迟电路的一部分。

6.根据权利要求2所述的系统，进一步包括：

7.根据权利要求1所述的系统，其中所述第一连接提供第一指定阻抗值，其中所述第一指定阻抗值包括由具有阻抗的无源电路元件提供的阻抗。

8.根据权利要求1所述的系统，其中所述第一连接提供第一指定阻抗值，其中所述第一指定阻抗值包括由具有阻抗的无源电路元件提供的阻抗。

9.根据权利要求1所述的系统，其中所述第一连接提供第一指定阻抗值，其中所述第一指定阻抗值包括由传输门提供的阻抗。

10.根据权利要求9所述的系统，其中所述传输门被控制以产生所述第一指定阻抗值。

11.根据权利要求10所述的系统，其中调整所述第一指定阻抗值以补偿工艺变化、电压变化或温度变化中的至少一个。

12.根据权利要求11所述的系统，其中所述传输门由数模转换器产生的模拟电压信号控制，以补偿所述工艺变化、所述电压变化或所述温度变化中的至少一个。

13.根据权利要求1所述的系统，其中所述第一时钟延迟电路被配置为将在所述第一中间输入时钟信号节点上接收的所述第一中间输入时钟信号延迟一半周期。

14.根据权利要求1所述的系统，其中所述第一时钟延迟电路包括级联布置中的奇数个反相缓冲器。

15.根据权利要求14所述的系统，其中所述第一时钟延迟电路包括级联布置的三个反相缓冲器。

16.根据权利要求1所述的系统，还包括被配置为提供所述输入时钟信号的压控lc振荡器。

17.根据权利要求1所述的系统，还包括被配置为提供所述输入时钟信号的压控环形振荡器。

18.一种用于管理时钟抖动的方法，所述方法包括：

19.根据权利要求18所述的方法，其中所述延迟输入时钟信号包括：

20.一种用于降低时钟抖动的系统,该系统包括:

技术总结本公开涉及时钟抖动滤波器。一种用于降低时钟抖动的系统可以包括第一抖动降低电路。第一抖动降低电路可以布置在携带输入时钟信号的输入时钟信号节点和携带输出时钟信号的输出时钟信号节点之间。第一抖动降低电路可以包括第一中间输入时钟信号节点和第一中间输出时钟信号节点。第一抖动降低电路可以包括第一时钟延迟电路，该第一时钟延迟电路可以被配置为：(1)将在所述第一中间输入时钟信号节点上接收的第一中间输入信号延迟周期的一半的奇整数倍，以及(2)反转所述第一中间输入时钟信号。第一抖动降低电路还可以包括第一连接，该第一连接可以从第一中间输出时钟信号节点到第一中间输入时钟信号节点。技术研发人员：R·纳古拉帕利受保护的技术使用者：亚德诺半导体国际无限责任公司技术研发日：技术公布日：2024/10/10