低密度奇偶校验码LDPC解码方法及装置与流程

本发明实施例涉及通讯，具体而言，涉及一种低密度奇偶校验码ldpc解码方法及装置。

背景技术：

1、低密度奇偶校验码(low density parity check code，ldpc)是一种性能非常优异的纠错码，其性能非常接近香农限，具有译码复杂度低、可并行译码等特点。由于ldpc码实现相对简单且性能优异，目前二元ldpc码在实际中已经得到了广泛的应用，例如：有线传输、多种高速无线通信系统5g-nr、wifi。

2、ldpc码拥有较好的纠错性能，常见的ldpc码软判决解码处理的基本结构有two-phase-message-passing(tpmp)结构和turbo-decoding-message-passing(tdmp)结构。其中tpmp具有可全并行实现的能力，但资源开销较大，一般工程实践中都会采用部分并行实现的tdmp结构，以求达到各方面的折中平衡。

3、ldpc码软判决解码实现中涉及的校验信息更新算法包括：和积算法(sum-productalgorithm，spa)、最小和算法(min-sum algorithm，msa)。其中spa的解码性能较好，但计算复杂度较高，同时由于其非线性特性，使得其对于接收机前级有较高的性能要求；对于msa而言，该算法是对spa算法的一种近似，存在一定的性能损失，但由于其复杂度较低且多具有线性特点，同时拥有较多的改进算法(例如：offset-msa、normalized-msa)提高性能，所以在工程中被大量应用。即便如此msa系列算法较之传统的代数码无论复杂度、功耗、面积和处理延时都是大幅增加。同时，对于msa系列算法中校验节点更新时关联的最小值和次小值之间的关系应用还涉及较少，多数算法都是通过最小值推定次小值或是次小值推定最小值来减少校验信息的存储规模，没有更加深入的应用，而根据数据特点分析发现，最小值和次小值的幅度差异和校验迭代终止判定能否大概率通过存在联系。

4、为了使得ldpc码更具应用价值，其解码器的复杂度、功耗、面积和处理延时等技术指标的优化仍值得不断深入挖掘。

技术实现思路

1、本发明实施例提供了一种低密度奇偶校验码ldpc解码方法及装置，以至少解决相关技术中ldpc解码器因校验处理次数过多而导致的高功耗和高时延问题。

2、根据本发明的一个实施例，提供了一种低密度奇偶校验码ldpc解码方法，包括：在每次解码迭代中，逐行更新ldpc校验矩阵的校验节点信息和变量节点信息；根据更新的校验节点信息和变量节点信息，获得与每行ldpc校验矩阵相对应的校验节点的最小值与次小值差值基于所述ldpc校验矩阵中的所述对所述ldpc校验矩阵的解码迭代过程进行校验处理。

3、根据本发明的另一个实施例，提供了一种低密度奇偶校验码ldpc解码装置，包括：更新模块，用于在每次解码迭代中，逐行更新ldpc校验矩阵的校验节点信息和变量节点信息；获取模块，用于根据更新的校验节点信息和变量节点信息，获得与每行ldpc校验矩阵相对应的校验节点的最小值与次小值差值校验模块，用于基于所述ldpc校验矩阵中的所述对所述ldpc校验矩阵的解码迭代过程进行校验处理。

4、根据本发明的又一个实施例，还提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。

5、根据本发明的又一个实施例，还提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项方法实施例中的步骤。

6、通过本发明实施例，在解码迭代过程中，基于获得的校验节点的最小值与次小值差值对所述ldpc校验矩阵的解码迭代过程进行校验处理，使得通过引入有限的计算代价而减少迭代终止校验处理次数。因此，可以解决相关技术中ldpc解码器因校验处理次数过多而导致的高功耗和高时延问题，达到降低ldpc解码器功耗的效果。

技术特征：

1.一种低密度奇偶校验码ldpc解码方法，其特征在于，包括：

2.根据权利要求1所述的方法，其特征在于，基于所述ldpc校验矩阵中的所述对所述ldpc校验矩阵的解码迭代过程进行校验处理，包括：

3.根据权利要求1或2所述的方法，其特征在于，逐行更新ldpc校验矩阵的校验节点信息和变量节点信息之后，所述方法还包括：

4.根据权利要求1-3中任一项所述的方法，其特征在于，逐行更新ldpc校验矩阵的校验节点信息和变量节点信息，包括：

5.根据权利要求4所述的方法，其特征在于，逐行更新ldpc校验矩阵的校验节点信息和变量节点信息，还包括：

6.根据权利要求1所述的方法，其特征在于，其中，所述校验处理包括迭代终止判定。

7.根据权利要求6所述的方法，其特征在于，其中，所述迭代终止判定，包括以下之一：

8.根据权利要求1所述的方法，其特征在于，获得与每行ldpc校验矩阵相对应的校验节点的最小值与次小值差值包括：

9.一种低密度奇偶校验码ldpc解码装置，其特征在于，包括：

10.根据权利要求9所述的装置，其特征在于，校验模块，包括：

11.根据权利要求9所述的装置，其特征在于，还包括：

12.根据权利要求10所述的装置，其特征在于，更新模块，包括：

13.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机程序，其中，所述计算机程序被处理器执行时实现所述权利要求1至8任一项中所述的方法的步骤。

14.一种电子装置，包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现所述权利要求1至8任一项中所述的方法的步骤。

技术总结本发明实施例提供了一种低密度奇偶校验码LDPC解码方法及装置。该方法包括：在每次解码迭代中，逐行更新LDPC校验矩阵的校验节点信息和变量节点信息；根据更新的校验节点信息和变量节点信息，获得与每行LDPC校验矩阵相对应的校验节点的最小值与次小值差值基于所述LDPC校验矩阵中的所述对所述LDPC校验矩阵的解码迭代过程进行校验处理。通过本发明，解决了相关技术中LDPC解码器因迭代次数过高而导致的高功耗和高时延问题，达到降低LDPC解码器功耗的效果。技术研发人员：王竟宇,关佩红受保护的技术使用者：深圳市中兴微电子技术有限公司技术研发日：技术公布日：2024/10/10