一种异质集成氧化镓功率器件及其制造方法

本发明属于功率半导体，涉及高压、大功率纵向型功率半导体器件，具体提供一种基于异质集成并具有优异散热能力的氧化镓（ga2o3）纵向型功率器件及其制造方法。

背景技术：

1、氧化镓作为第四代半导体材料，具有超宽的禁带和极高的耐压，非常适合构筑功率半导体器件，尤其是在高压/大电流等超大功率应用场景下具有明显的竞争优势。针对大功率应用场景，功率半导体器件多采用纵向型结构，以容纳更高的元胞及电流密度，减少表面态的影响，并有助于沟道散热。然而，氧化镓材料自身的热导率非常低，约为硅的1/10，是其应用于功率器件的一大短板，该短板在超大功率应用场景下尤为突出。这严重制约了氧化镓器件在功率半导体领域的应用。

2、针对上述问题，有研究人员借助智能剥离（smart cut）技术从单晶氧化镓晶圆上切割出超薄单晶氧化镓层，再利用键合技术将切割后的超薄单晶氧化镓层固定在硅（si）、碳化硅（sic）等导热性能更好的衬底上，形成“复合”衬底。然而，上述技术采用的键合层为绝缘或半绝缘材料，阻断了“复合”衬底在纵向方向上的电流输运。此外，由于注入损伤等因素，智能剥离的单晶氧化镓层的厚度有限，很难突破微米级，无法满足高压/大电流等超大功率应用场景下纵向型功率器件对耐压层的厚度要求。综上所述，智能剥离技术只适用于制作横向型器件，而无法满足氧化镓纵向型功率器件的构筑，从而使得氧化镓在超大功率应用场景下的优势难以得到充分发挥。

技术实现思路

1、本发明的目的在于针对氧化镓材料热导率低、器件散热差、现有技术难以满足超大功率实际应用的技术难题，提出一种基于异质集成并具有优异散热能力的氧化镓纵向型功率器件及其制造方法。在无特别说明的情况下，这里的“异质”特指有别于氧化镓（ga2o3）的材料。

2、为实现上述目的，本发明采用的技术方案如下：

3、一种异质集成氧化镓功率器件，如图1，该器件元胞自上而下依次包括：

4、顶部结构1；半导体有源层2；氧化镓耐压层3；重掺杂半导体层4；键合层5；低电阻率异质衬底6；底部电极7以及其他必要结构。氧化镓耐压层3与重掺杂半导体层4的掺杂类型一致，底部电极7为欧姆接触。所述键合层5的材料为导体，所述低电阻率异质衬底6的材料具有相对氧化镓更高的热导率。

5、进一步，所述键合层5的材料为金属、合金或者导电树脂；

6、进一步，所述键合层5为单层或多层结构；

7、进一步，所述低电阻率异质衬底6为金属或si、gan、sic、aln、金刚石等重掺杂半导体，其材质可以是单晶或多晶；

8、进一步，所述半导体有源层2材料为ga2o3或者其他半导体材料，如nio、snox、si、sic、gan、金刚石等；

9、进一步，所述氧化镓耐压层3的厚度为5-20 μm；

10、进一步，所述重掺杂半导体层4的基材为ga2o3或者其他半导体材料；

11、进一步，所述重掺杂半导体层4的厚度不超过20 μm；

12、进一步，所述顶部结构1上方还设置有钝化层16；

13、进一步，所述器件可以是肖特基或pn二极管，如图1、2，其中所述顶部结构1为电极。针对肖特基二极管，所述顶部电极1为肖特基接触金属，所述半导体有源层2与所述氧化镓耐压层3的掺杂类型一致；针对pn二极管，所述顶部电极1为欧姆接触金属，所述半导体有源层2与所述氧化镓耐压层3的掺杂类型相反。进一步，针对肖特基二极管，所述半导体有源层2内还包括间隔一定距离设置的电场屏蔽区8，该电场屏蔽区8与所述半导体有源层2的掺杂类型相反。

14、进一步，所述器件也可以是金属-氧化物-半导体场效应晶体管（mosfet），其中所述顶部结构1包括源电极9、栅介质层10以及栅电极11。其中，

15、针对平面栅型mosfet，如图3，所述半导体有源层2包括p型或者高阻半导体区12、设置于区域12上方的n型重掺杂半导体区13以及n型半导体沟道区14；所述n型重掺杂半导体区13以及所述n型半导体沟道区14相接触；所述源电极9位于所述n型重掺杂半导体区13之上；所述栅介质层10覆盖于所述n型半导体沟道区14以及部分所述n型重掺杂半导体区13之上，所述栅电极位于所述栅介质层10上。

16、针对槽栅型mosfet，如图4，所述半导体有源层2包括p型或者高阻半导体区12、设置于区域12上方的n型重掺杂半导体区13；所述源电极9位于所述n型重掺杂半导体区13之上；所述栅介质层10位于深入所述半导体有源层2的槽内，且与所述耐压层3接触，所述栅介质层10内填充有所述栅电极11。

17、针对鳍栅型mosfet，如图5，所述半导体有源层2包括n型半导体区12、设置于区域12上方的n型重掺杂半导体区13；所述源电极9位于所述n型重掺杂半导体区13之上；所述栅介质层10位于深入所述半导体有源层2的槽内，且与所述耐压层3接触，所述栅介质层10内填充有所述栅电极11。

18、进一步，所述各种mosfet器件的顶部结构1还包括隔离层15；

19、本发明提供一种异质集成氧化镓功率器件的制造方法，如图6（a）-（f）所述，包括如下主要步骤：

20、在氧化镓基衬底正面，制作所述半导体有源层2、所述顶部结构1以及其他器件结构（如需要），形成氧化镓器件衬底；

21、将所述氧化镓器件衬底正面与载体衬底17键合，形成临时键合衬底；

22、以所述临时键合衬底为基础，对所述氧化镓器件衬底进行背面减薄；

23、将减薄后的所述临时键合衬底的正面（即所述氧化镓器件衬底的背面）与所述低电阻率异质衬底6正面分别制备预键合层5-1和5-2，并进行键合工艺，形成所述键合层5以及中间复合衬底，所述键合层5的材料采用导体，所述低电阻率异质衬底6的材料具有相对氧化镓更高的热导率；

24、将所述中间复合衬底进行键合分离，移除步骤2引入的载体衬底17，得到最终的目标复合衬底；

25、基于所述目标复合衬底，制作所述底部电极7以及其他器件结构（如需要）。

26、进一步，所述氧化镓基衬底为氧化镓外延衬底，包含底部的重掺杂半导体衬底4'及其上部的氧化镓外延层，所述氧化镓外延层至少包括有所述氧化镓耐压层3，步骤3完成对所述氧化镓器件衬底背面减薄后，将所述重掺杂半导体衬底4'减薄成所述重掺杂半导体层4；或者，所述氧化镓基衬底为氧化镓单晶衬底，没有外延层，在所述步骤3之后、所述步骤4之前，对所述氧化镓器件衬底的背面进行离子注入或扩散工艺，形成所述重掺杂半导体层4。

27、进一步，上述步骤1中的部分或全部工艺也可以放在上述步骤6中一并完成；

28、进一步，在所述步骤1中，还要制作钝化层16，保护所述氧化镓器件衬底的正面结构；

29、进一步，所述步骤3在完成背面减薄后，继续进行背面抛光。

30、本发明的有效效果在于：

31、基于异质集成的器件结构与制造工艺改进，解决了常规氧化镓纵向型器件衬底热导率低、散热困难的顽疾，使氧化镓纵向型器件真正适用于高压/大电流等超大功率的实际应用场景，使氧化镓材料的理论优势真正得以发挥。