像素驱动电路、显示装置和显示方法与流程

本发明涉及显示技术，尤其涉及一种像素驱动电路、显示装置和显示方法。

背景技术：

1、近来已经开发了增强现实显示装置，其中经常使用光波导技术来实现小型化的结构。由于光波导中的光损耗相对较大的问题，通常需要较高的显示亮度以便适应光波导的使用。有机发光二极管具有许多优点，但是具有相对低的亮度。另一方面，诸如微型发光二极管显示面板或迷你发光二极管显示面板的无机发光二极管显示面板具有相对高的发光强度，并且特别适合于增强现实显示。增强现实显示装置通常需要5000或更高的每英寸像素，这意味着5微米或更小的像素间距。

技术实现思路

1、在一个方面，本公开提供了一种像素驱动电路，包括第一电路和第二电路；其中，所述第一电路被配置为在所述第二电路的控制下向发光元件提供驱动电流；所述第二电路被配置为：从数字选择信号线接收数字选择信号，从第一数字数据信号线接收第一数字数据信号，并从第二数字数据信号线接收第二数字数据信号；以及控制所述发光元件在一帧图像期间接收所述驱动电流的频率和持续时间，从而控制具有所述发光元件的子像素的灰度。

2、可选地，第二电路包括锁存器、第一晶体管和第二晶体管；其中，所述第一晶体管和所述第二晶体管的栅极耦接到所述数字选择信号线，并且被配置为从所述数字选择信号线接收所述数字选择信号；所述第一晶体管的第一电极耦接到所述第一数字数据信号线，并且被配置为从所述第一数字数据信号线接收所述第一数字数据信号；所述第一晶体管的第二电极耦接到所述锁存器；所述第二晶体管的第一电极耦接到所述第二数字数据信号线，并且被配置为从所述第二数字数据信号线接收所述第二数字数据信号；以及所述第二晶体管的第二电极耦接到所述锁存器。

3、可选地，第一电路包括第一子电路、第二子电路和第三子电路；所述第三子电路耦接到所述第二子电路、耦接到所述发光元件，并且耦接到所述第二电路中的第一锁存器节点；以及所述第一锁存器节点处的电压电平被配置为控制所述第三子电路，以允许或不允许来自所述第二子电路的所述驱动电流通过所述第三子电路到达所述发光元件。

4、可选地，第二电路包括锁存器、第一晶体管和第二晶体管；其中，所述锁存器包括第三晶体管、第四晶体管、第五晶体管和第六晶体管；所述第四晶体管和所述第六晶体管的栅极耦接到所述第二电路中的第一锁存器节点，所述第一锁存器节点耦接到所述第一晶体管的第二电极；所述第三晶体管和所述第五晶体管的栅极耦接到所述第二锁存器节点，所述第二锁存器节点耦接到所述第二晶体管的第二电极；所述第三晶体管和所述第五晶体管的第二电极耦接到所述第一锁存器节点，所述第一锁存器节点耦接到所述第四晶体管和所述第六晶体管的栅极；所述第四晶体管和所述第六晶体管的第二电极耦接到所述第二电路中的第二锁存器节点，所述第二锁存器节点耦接到所述第三晶体管和所述第五晶体管的栅极；所述第三晶体管和所述第四晶体管的第一电极耦接到电压供应信号线，并且被配置为从所述电压供应信号线接收电压供应信号；以及所述第五晶体管和所述第六晶体管的第一电极耦接到低电压信号线，并且被配置为从所述低电压信号线接收低电压信号。

5、可选地，第二电路还包括第七晶体管和第八晶体管；所述第七晶体管和所述第八晶体管的栅极耦接到所述第一锁存器节点；所述第七晶体管和所述第八晶体管的第二电极耦接到所述第一电路中的发光控制晶体管的栅极；所述第七晶体管的第一电极耦接到所述电压供应信号线；以及所述第八晶体管的第一电极耦接到所述低电压信号线。

6、可选地，所述第一电路包括存储电容器、第一子电路、第二子电路和第三子电路；所述第一子电路耦接到数据线和栅线，并且被配置为将数据信号写入第一节点；所述第二子电路耦接到所述第一节点，并且被配置为从电压供应信号线接收电压供应信号；以及所述第二子电路耦接到所述第一子电路并且耦接到所述第三子电路。

7、可选地，第一电路包括存储电容器、第一子电路、第二子电路和第三子电路；所述第一子电路包括至少一个数据写入晶体管；所述第二子电路包括驱动晶体管；所述第三子电路包括发光控制晶体管；所述发光控制晶体管的栅极耦接到所述第二电路中的第一锁存器节点；所述发光控制晶体管的第一电极耦接到所述驱动晶体管的第二电极；以及所述发光控制晶体管的第二电极耦接到所述发光元件的阳极。

8、可选地，数据写入晶体管的栅极耦接到所述栅线；所述数据写入晶体管的第一电极耦接到所述数据线；所述数据写入晶体管的第二电极耦接到第一节点；所述驱动晶体管的栅极耦接到所述第一节点；所述驱动晶体管的第一电极耦接到所述电压供应信号线；以及所述驱动晶体管的第二电极耦接到所述发光控制晶体管的第一电极。

9、可选地，第一电路还包括控制晶体管；其中，所述控制晶体管的栅极耦接到所述栅线，所述控制晶体管的第一电极耦接到所述电压供应信号线，并且所述控制晶体管的第二电极耦接到所述驱动晶体管的第一电极。

10、可选地，第一电路还包括辅助电容器；其中，所述存储电容器的第一电极耦接到所述第一节点，所述存储电容器的第二电极耦接到所述辅助电容器的第二电极、所述驱动晶体管的第一电极和所述控制晶体管的第二电极；以及所述辅助电容器的第一电极耦接到所述电压供应信号线，所述辅助电容器的第二电极耦接到所述存储电容器的第二电极、所述驱动晶体管的第一电极和所述控制晶体管的第二电极。

11、可选地，第一电路包括存储电容器、第一子电路、第二子电路和第三子电路；所述第一子电路包括第一数据写入晶体管和第二数据写入晶体管；所述第一数据写入晶体管是n型晶体管，并且所述第二数据写入晶体管是p型晶体管；所述第一数据写入晶体管的栅极耦接到第一栅线，并且被配置为从所述第一栅线接收第一栅极驱动信号；所述第二数据写入晶体管的栅极耦接到第二栅线，并且被配置为从所述第二栅线接收第二栅极驱动信号；所述第一数据写入晶体管和所述第二数据写入晶体管的第一电极耦接到数据线；以及所述第一数据写入晶体管和所述第二数据写入晶体管的第二电极耦接到第一节点。

12、可选地，发光元件在所述一帧图像期间接收所述驱动电流的频率和持续时间，与在所述一帧图像期间提供给数字选择信号线的数字选择信号的有效电压的频率和持续时间相关。

13、在另一方面，本公开提供了一种显示装置，包括：多个发光元件，其被布置成阵列；其中，各个发光元件在子像素中；所述子像素连接到所述像素驱动电路；以及各个发光元件是迷你发光二极管或微型发光二极管。

14、可选地，像素驱动电路位于硅基衬底基板上。

15、在另一方面，本公开提供了一种显示方法，包括：提供像素驱动电路，其包括第一电路和第二电路；在所述第二电路的控制下，由所述第一电路向发光元件提供驱动电流；通过所述第二电路从数字选择信号线接收数字选择信号，从第一数字数据信号线接收第一数字数据信号，并且从第二数字数据信号线接收第二数字数据信号；以及通过所述第二电路控制所述发光元件在一帧图像期间接收所述驱动电流的频率和持续时间，从而控制具有所述发光元件的子像素的灰度。

16、可选地，第二电路包括锁存器、第一晶体管和第二晶体管；其中，所述第一晶体管和所述第二晶体管的栅极耦接到所述数字选择信号线，并且被配置为从所述数字选择信号线接收所述数字选择信号；所述第一晶体管的第一电极耦接到所述第一数字数据信号线，并且被配置为从所述第一数字数据信号线接收所述第一数字数据信号；所述第一晶体管的第二电极耦接到所述锁存器；所述第二晶体管的第一电极耦接到所述第二数字数据信号线，并且被配置为从所述第二数字数据信号线接收所述第二数字数据信号；以及所述第二晶体管的第二电极耦接到所述锁存器；其中，所述显示方法还包括：通过由所述数字选择信号线提供的栅极导通电压导通所述第一晶体管，从而允许来自所述第一数字数据信号线的所述第一数字数据信号传递到第一锁存器节点；通过由所述数字选择信号线提供的所述栅极导通电压导通所述第二晶体管，从而允许来自所述第二数字数据信号线的所述第二数字数据信号传递到所述第二锁存器节点；以及通过所述锁存器锁存所述第一数字数据信号和所述第二数字数据信号。

17、可选地，所述显示方法还包括：将所述第一锁存器节点处的电压电平设置为有效电压电平；以及通过所述第一电路中的第三子电路允许来自所述第一电路中的第二子电路的所述驱动电流通过所述第三子电路到达所述发光元件。

18、可选地，所述显示方法还包括：将所述第一锁存器节点处的电压电平设置为无效电压电平；以及通过所述第一电路中的第三子电路不允许来自所述第一电路中的第二子电路的所述驱动电流通过所述第三子电路到达所述发光元件。

19、可选地，所述显示方法还包括：在第一阶段，通过栅线将导通电压信号提供到至少数据写入晶体管的栅极，以导通所述数据写入晶体管，允许由所述数据线提供的数据信号通过所述数据写入晶体管，以将所述数据信号写入第一节点。

20、可选地，第一子电路包括第一数据写入晶体管和第二数据写入晶体管；其中，所述显示方法还包括，在第一阶段，通过第一栅线将导通电压信号提供到所述第一数据写入晶体管的栅极，以导通所述第一数据写入晶体管；通过第二栅线将导通电压信号提供到所述第二数据写入晶体管的栅极，以导通所述第二数据写入晶体管；以及允许由所述数据线提供的数据信号分别经过所述第一数据写入晶体管和所述第二数据写入晶体管，以将所述数据信号写入第一节点。