一种异步脉冲信号生成电路的制作方法

本申请涉及电路，尤其涉及一种异步脉冲信号生成电路。

背景技术：

1、集成电路按照工作方式进行分类，可分成同步电路和异步电路。其中，异步电路的数据传输和处理不依赖于时钟信号，而是基于信号的变化，在每次信号发生跳变，可表示需要执行某个操作例如写数据到存储器，因此，脉冲信号可在信号跳变时产生，用来标识需要执行操作的时刻。然而，由于没有时钟信号的统一控制，异步信号可能在不同时刻产生跳变，并且产生的脉冲信号的宽度需要足够长，以确保数据能够操作完成（例如完整写入存储器），因此，如何稳定产生符合脉宽要求的脉冲信号一直是异步电路设计的难点。

技术实现思路

1、本申请的主要目的在于提供一种异步脉冲信号生成电路，以确保能稳定产生满足脉冲宽度要求的脉冲信号。

2、为实现上述目的，本申请提供了一种异步脉冲信号生成电路，包括：第一锁存器输入控制模块，分别与外部的数据信号发生器及读写控制信号发生器电连接，用于在检测到异步输入信号的边沿发生事件时输出第一控制信号；其中，所述第一控制信号包括一路电平跳变的信号及一路电平未跳变的信号；脉冲延迟模块，分别与所述第一锁存器输入控制模块及外部的存储单元电连接，用于根据所述第一控制信号中两路信号的电平状态生成相应的输出信号及延迟控制信号；其中，所述输出信号的电平状态与所述第一控制信号的电平状态一致；第二锁存器输入控制模块，与所述脉冲延迟模块电连接，用于根据所述输出信号及所述延迟控制信号的电平状态生成相应的第二控制信号；锁存器模块，分别与所述第一锁存器输入控制模块及所述第二锁存器输入控制模块电连接，用于根据所述第一控制信号中两路信号及所述第二控制信号的电平状态输出相应的反馈信号；其中，所述反馈信号用于指示所述第一锁存器输入控制模块将所述电平跳变信号的电平状态恢复至原电平状态。

3、从上述描述可知，本申请通过第一锁存器输入控制模块对异步输入信号的边沿进行检测，当检测到异步输入信号的边沿发生时，输出第一控制信号，第一控制信号包括一路电平跳变的信号例如由高电平跳变为低电平的信号，一路电平未跳变的信号例如保持为高电平的信号，两路第一控制信号均传输至脉冲延迟模块与锁存器模块，第二锁存器输入控制模块根据脉冲延迟模块生成的输出信号及延迟控制信号生成第二控制信号，之后锁存器模块根据第一控制信号与第二控制信号生成反馈信号，以使第一控制信号中的低电平信号跳变为高电平，从而在脉冲延迟模块的输出端生成一个低脉冲信号，由于该低脉冲信号由低电平信号跳变为高电平的时刻可由延迟控制电路、第二锁存器输入控制模块及锁存器模块进行控制，从而可保证低脉冲信号的脉宽稳定在固定值，保证对存储单元操作的稳定性。

技术特征：

1.一种异步脉冲信号生成电路，其特征在于，包括：

2.根据权利要求1所述的异步脉冲信号生成电路，其特征在于，所述第一锁存器输入控制模块包括第一反相器、第二反相器、第一与非门及第二与非门；

3.根据权利要求1所述的异步脉冲信号生成电路，其特征在于，所述脉冲延迟模块包括第一延迟电路及第二延迟电路，所述第一延迟电路及所述第二延迟电路均包括第三反相器、第四反相器、第五反相器、第一缓冲器、第一pmos管及第二pmos管；

4.根据权利要求3所述的异步脉冲信号生成电路，其特征在于，所述第一延迟电路及所述第二延迟电路均还包括第三pmos管、第四pmos管及第一nmos管；

5.根据权利要求1所述的异步脉冲信号生成电路，其特征在于，所述第二锁存器输入控制模块包括第二nmos管、第三nmos管、第一nmos管模块、第二nmos管模块、第五pmos管及第六pmos管；

6.根据权利要求5所述的异步脉冲信号生成电路，其特征在于，所述第一nmos管模块包括第四nmos管及第五nmos管，所述第二nmos管模块包括第六nmos管及第七nmos管；

7.根据权利要求1所述的异步脉冲信号生成电路，其特征在于，所述锁存器模块包括第一锁存器电路、第二锁存器电路、或非门及第六反相器；

8.根据权利要求7所述的异步脉冲信号生成电路，其特征在于，所述第一锁存器电路及所述第二锁存器电路均包括第三与非门、第四与非门、第七反相器、第八反相器及锁存器；

9.根据权利要求8所述的异步脉冲信号生成电路，其特征在于，所述锁存器包括第九反相器及第十反相器，所述第九反相器的输入端分别与所述第七反相器的输出端、所述第十反相器的输出端电连接，所述第九反相器的输出端分别与所述第八反相器的输入端、所述第十反相器的输入端、所述第二锁存器输入控制模块电连接。

10.根据权利要求8所述的异步脉冲信号生成电路，其特征在于，所述第一锁存器电路及所述第二锁存器电路均还包括第七pmos管及第八nmos管；

技术总结本申请提供了一种异步脉冲信号生成电路，该异步脉冲信号生成电路包括：第一锁存器输入控制模块、脉冲延迟模块、第二锁存器输入控制模块及锁存器模块；第一锁存器输入控制模块在检测到输入信号的边沿发生时输出一路电平跳变信号及一路电平未跳变信号的第一控制信号，脉冲延迟模块根据第一控制信号生成输出信号及延迟控制信号，第二锁存器输入控制模块根据输出信号及延迟控制信号生成第二控制信号，锁存器模块根据第一控制信号及第二控制信号输出反馈信号，以指示第一锁存器输入控制模块将电平跳变的信号的电平状态跳变回原电平状态，从而使脉冲延迟模块输出预设脉宽的脉冲信号，为存储单元的操作控制提供了良好的解决方案。技术研发人员：贾柱良,何凯,李冕,张超建受保护的技术使用者：深圳市国微电子有限公司技术研发日：技术公布日：2025/1/6