复位电路和芯片的制作方法

本公开涉及集成电路，尤其涉及一种复位电路和芯片。

背景技术：

1、为确保集成电路稳定可靠地工作，复位电路是必不可少的一部分，所有的复位功能中，上电复位和欠压复位都是高优先级的全局复位。集成电路的供电电源必须要稳定在一个恒定的电压范围内才能使集成电路正常工作，如果电压过低，芯片的模拟电路就不能正常工作，且产生时钟的电路也会不正常工作，从而无法产生符合要求的时钟，进而导致芯片内部的数字电路不能正常工作。

2、上电复位的目的是检测上电阶段芯片内部的电源，当电源电压（vdd/vcc）低于特定电压值时保持芯片处于复位状态，当电源电压高于预设的电压值时释放复位信号，使芯片正常工作。同样的，欠压复位的目的是检测系统正常掉电或者异常掉电时的电源电压，当电源电压掉到低于预设电压值时启动复位，防止芯片进入异常工作状态，保护芯片。

3、现有的复位电路有的只有上电复位功能，没有欠压复位功能，无法进行欠压检测；而现有的同时包含有上电复位功能和欠压复位功能的复位电路，无法实现上电复位电压及欠压复位电压的精确调整，导致芯片的良率和可靠性都无法得到保障。

技术实现思路

1、本公开要解决的技术问题是为了克服现有技术中无法实现对复位电路中上电复位电压及欠压复位电压的精确调整，导致芯片良率和可靠性无法得到保障的缺陷，提供一种能够精确调整上电复位电压及欠压复位电压从而提高产品鲁棒性的复位电路和芯片。

2、本公开是通过下述技术方案来解决上述技术问题：

3、根据本公开的第一方面，提供了一种复位电路，所述复位电路包括上电复位电路、欠压复位电路和驱动输出电路；

4、所述上电复位电路包括电阻分压模块、开关模块、电源电压阈值检测模块和上电复位锁存电路，所述电阻分压模块、所述电源电压阈值检测模块、所述开关模块、所述上电复位锁存电路依次连接，所述上电复位锁存电路的输出端分别与所述开关模块、所述驱动输出电路连接；

5、所述欠压复位电路包括传输管分压模块、欠压阈值检测模块和钳位模块，所述传输管分压模块的输出端分别与所述欠压阈值检测模块的输入端、所述钳位模块的输出端连接，所述钳位模块的输出端与所述欠压阈值检测模块的输入端连接，所述欠压阈值检测模块的输出端分别与所述上电复位锁存电路的输入端、所述驱动输出电路连接；

6、所述上电复位电路用于检测电源电压并生成上电复位信号，将所述上电复位信号发送至所述驱动输出电路；

7、所述欠压复位电路用于检测所述电源电压并生成欠压复位信号，将所述欠压复位信号发送至所述驱动输出电路；

8、所述驱动输出电路用于根据所述上电复位信号和所述欠压复位信号输出目标复位驱动信号，以驱动芯片进入复位状态或退出复位状态。

9、较佳地，所述驱动输出电路包括第一或非门和第一反相器，所述第一或非门的输出端与所述第一反相器连接；

10、所述第一或非门的第一输入端与所述上电复位锁存电路的输出端连接；

11、所述第一或非门的第二输入端与所述欠压阈值检测模块的输出端连接；

12、所述第一或非门的输出端、所述第一反相器的输入端分别与所述电阻分压模块连接。

13、较佳地，所述欠压复位电路还包括电平转换模块；

14、所述欠压阈值检测模块的输出端与所述电平转换模块的输入端连接，所述电平转换模块的输出端与所述第一或非门的第二输入端、所述上电复位锁存电路的输入端连接；

15、所述电平转换模块用于将非满摆幅的所述欠压复位信号转换为满摆幅的所述欠压复位信号。

16、较佳地，所述钳位模块包括第一pmos（p-channel-oxide-semiconductor, p沟道金属-氧化物-半导体）管，所述欠压阈值检测模块包括第二pmos管和第一nmos（n-metal-oxide-semiconductor, n型金属-氧化物-半导体）管；

17、所述第一pmos管包括第一源极、第一漏极和第一栅极；

18、所述第二pmos管包括第二源极、第二漏极和第二栅极；

19、所述第一nmos管包括第三源极、第三漏极和第三栅极；

20、所述第一源极与电源电压连接，所述第一栅极和所述第一漏极均与所述传输管分压模块、所述第二栅极、所述第三栅极、所述电平转换模块连接；

21、所述第二源极与所述传输管分压模块连接，所述第二漏极和所述第三漏极均连接所述电平转换模块，所述第三源极接地。

22、较佳地，所述电平转换模块包括第三pmos管、第四pmos管、第二nmos管和第三nmos管；

23、所述第三pmos管包括第四源极、第四漏极和第四栅极；

24、所述第四pmos管包括第五源极、第五漏极和第五栅极；

25、所述第二nmos管包括第六源极、第六漏极和第六栅极；

26、所述第三nmos管包括第七源极、第七漏极和第七栅极；

27、所述第四源极和所述第五源极均连接所述电源电压；

28、所述第四漏极、所述第五栅极与所述第六漏极连接；

29、所述第六栅极与所述第二漏极、所述第三漏极连接；

30、所述第四栅极、所述第五漏极、所述第七漏极与所述上电复位锁存电路的输入端、所述第一或非门的第二输入端连接；

31、所述第七栅极与所述第一栅极、所述第一漏极、所述第二栅极、所述第三栅极、所述传输管分压模块连接；

32、所述第六源极、所述第七源极接地。

33、较佳地，所述电源电压阈值检测模块包括推挽反向放大器，所述开关模块包括第四nmos管；

34、所述第四nmos管包括第八源极、第八漏极和第八栅极；

35、所述推挽反向放大器的输入端与所述电阻分压模块连接，所述推挽反向放大器的输出端与所述第八源极连接；

36、所述第八漏极与所述上电复位锁存电路的输入端连接，所述第八栅极与所述上电复位锁存电路的输出端连接。

37、较佳地，所述上电复位锁存电路包括第二或非门、第二反相器、第五nmos管、第六nmos管、第七nmos管、第五pmos管、第六pmos管、第一电容和第二电容；

38、所述第五nmos管包括第九源极、第九漏极和第九栅极；

39、所述第五pmos管包括第十源极、第十漏极和第十栅极；

40、所述第六pmos管包括第十一源极、第十一漏极和第十一栅极；

41、所述第六nmos管包括第十二源极、第十二漏极和第十二栅极；

42、所述第七nmos管包括第十三源极、第十三漏极和第十三栅极；

43、所述第九漏极与所述第八漏极、所述第一电容的一端、所述第十栅极、所述第十二栅极连接；所述第九栅极与所述第二或非门的输出端、所述第二反相器的输入端连接，所述第九源极接地；

44、所述第十源极与所述第十一源极均连接所述电源电压；所述第十漏极、所述第十一栅极、所述第十二漏极、所述第十三栅极相互连接；所述第十一漏极、所述第十三漏极与所述第一或非门的所述第一输入端、所述第二或非门的第一输入端、所述第二电容的一端连接；所述第十二源极和所述第十三源极接地；

45、所述第一电容的另一端、所述第二电容的另一端均与所述电源电压连接；

46、所述第二或非门的第二输入端分别与所述欠压阈值检测模块的输出端、所述第一或非门的第二输入端连接；所述第二或非门的输出端与所述第二反相器的输入端连接，所述第二反相器的输出端与所述第八栅极连接。

47、较佳地，所述上电复位电路还包括缓冲整形电路，所述缓冲整形电路由第三反相器和第四反相器构成；

48、所述第三反相器的输出端与所述第四反相器的输入端连接；

49、所述第三反相器的输入端分别与所述第十一漏极、所述第十三漏极、所述第二电容的一端连接；

50、所述第四反相器的输出端与所述第一或非门的第一输入端连接。

51、较佳地，所述电阻分压模块包括第七pmos管、第一分压电阻和第二分压电阻；

52、所述第七pmos管包括第十四源极、第十四漏极和第十四栅极；

53、所述第十四源极与电源电压连接，所述第十四栅极分别与所述第一或非门的输出端、所述第一反相器的输入端连接；

54、所述第一分压电阻的一端与所述第十四漏极连接，所述第一分压电阻的另一端与所述第二分压电阻的一端均连接所述电源电压阈值检测模块；

55、所述第二分压电阻的另一端接地；

56、和/或，

57、所述传输管分压模块包括第八pmos管、第三分压电阻和第四分压电阻；

58、所述第八pmos管包括第十五源极、第十五漏极和第十五栅极；

59、所述第三分压电阻的一端与所述电源电压连接，所述第三分压电阻的另一端分别与所述第十五源极、所述欠压阈值检测模块、所述钳位模块连接；

60、所述第十五漏极分别与所述第四分压电阻的一端、所述欠压阈值检测模块连接；

61、所述第四分压电阻的另一端与所述第十五栅极均接地。

62、根据本公开的第二方面，提供了一种芯片，所述芯片包括本公开第一方面所述的复位电路。

63、在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本公开各较佳实例。

64、本公开的积极进步效果在于：上电复位信号通路和欠压复位通路分割成了两个互相独立的信号通路，可以独立精准调整上电复位电压以及欠压复位电压，确保上电复位电压及欠压复位电压的精确调整，保障了芯片的鲁棒性，进而能够有效提高芯片的良率和可靠性。