栅极驱动电路和显示装置的制作方法

本发明涉及显示，尤其涉及一种栅极驱动电路和显示装置。

背景技术：

1、随着显示技术的不断发展，显示面板的应用范围越来越广泛，人们对显示面板的要求也越来越高。显示面板中包括像素电路和为像素电路提供栅极驱动信号的栅极驱动电路。随着像素电路功能的增加和屏体中各种显示技术的融合，导致显示面板的边框宽度较大，不利于窄边框设计。

技术实现思路

1、本发明提供了一种栅极驱动电路和显示装置，使同一栅极驱动电路可输出两种脉冲电位不同，且脉冲宽度不同的栅极驱动信号，有利于实现窄边框设计。

2、第一方面，本发明实施例提供了一种栅极驱动电路，包括：

3、第一控制模块，包括第一节点和第二节点，所述第一控制模块用于根据第一栅极输入信号控制所述第一节点和所述第二节点的电位；

4、第一输出模块，分别连接所述第一节点和所述第二节点，用于根据所述第一节点和所述第二节点的电位输出第一栅极驱动信号；

5、第二控制模块，包括第三节点和第四节点，所述第二控制模块用于根据第二栅极输入信号控制所述第三节点和所述第四节点的电位；

6、耦合模块，连接耦合节点，用于根据所述耦合节点的电位耦合控制所述第四节点的电位；

7、复位模块，连接所述耦合节点，用于根据所述第二节点的电位对所述耦合节点进行复位；

8、第二输出模块，分别连接所述第三节点和所述第四节点，用于根据所述第三节点和所述第四节点的电位输出第二栅极驱动信号；

9、其中，所述第一栅极驱动信号的有效电平的电位与所述第二栅极驱动信号的有效电平的电位不同，且所述第二栅极驱动信号的有效电平的脉宽覆盖所述第一栅极驱动信号的有效电平的脉宽。

10、可选地，所述的栅极驱动电路，包括：第一时钟端，接入第一时钟信号；第二时钟端，接入第二时钟信号；第一输入端，接入所述第一栅极输入信号；第二输入端，接入所述第二栅极输入信号；第一电源端，接入第一电源信号；第二电源端，接入第二电源信号；第一输出端，输出第一栅极驱动信号；第二输出端，输出第二栅极驱动信号；

11、其中，所述第一控制模块用于根据所述第一时钟信号、所述第一电源信号和所述第一栅极输入信号，控制所述第一节点和所述第二节点的电位；

12、所述第一输出模块用于根据所述第二电源信号，所述第二时钟信号，所述第一节点和所述第二节点的电位控制所述第一栅极驱动信号的电位；

13、所述第二控制模块用于根据所述第二栅极输入信号、所述第一时钟信号、所述第二时钟信号、所述第一电源信号和所述第二电源信号控制所述第三节点和所述第四节点的电位；

14、所述耦合模块用于根据所述第四节点的电位和所述第二时钟信号控制所述耦合节点的电位，并将所述耦合节点的电位跳变耦合至所述第四节点；

15、所述复位模块用于响应所述第二节点的电位，采用所述第二电源信号对所述耦合节点进行复位；

16、所述第二输出模块用于根据所述第一电源信号，所述第二电源信号，所述第三节点和所述第四节点的电位控制所述第二栅极驱动信号的电位。

17、可选地，所述第一控制模块包括：

18、第一输入单元，分别连接所述第一输入端、所述第一时钟端和所述第二节点，用于根据所述第一时钟信号控制所述第一栅极输入信号是否传输至所述第二节点；

19、第一电位控制单元，分别连接所述第一时钟端、所述第一电源端和所述第一节点，用于根据所述第一时钟信号控制所述第一电源信号是否传输至所述第一节点；

20、第二电位控制单元，分别连接所述第一节点、所述第二节点和所述第一时钟端，用于根据所述第二节点的电位控制所述第一时钟信号是否传输至所述第一节点；

21、优选地，所述第一输入单元包括：第一晶体管，所述第一晶体管的栅极连接所述第一时钟端，所述第一晶体管的第一极连接所述第一输入端，所述第一晶体管的第二极连接所述第二节点；

22、所述第一电位控制单元包括：第二晶体管，连接于所述第一电源端与所述第一节点之间，所述第二晶体管的栅极连接所述第一时钟端；

23、所述第二电位控制单元包括：第三晶体管，连接于所述第一时钟端与所述第一节点之间，所述第三晶体管的栅极连接所述第二节点；

24、优选地，所述第一控制模块还包括：第四晶体管，连接于所述第一晶体管的第二极和所述第二节点之间，所述第四晶体管的栅极连接所述第一电源端；其中，所述第三晶体管的栅极连接所述第一晶体管的第二极；

25、优选地，所述第一控制模块还包括：第五晶体管，所述第五晶体管的栅极连接所述第一电源端，所述第五晶体管的第一极连接所述第二节点，所述第五晶体管的第二极连接所述复位模块。

26、可选地，所述第一输出模块包括：

27、第一输出单元，分别连接所述第一节点、所述第二电源端和所述第一输出端，用于根据所述第一节点的电位控制所述第二电源信号是否作为所述第一栅极驱动信号输出；

28、第二输出单元，分别连接所述第二节点、所述第二时钟端和所述第一输出端，用于根据所述第二节点的电位控制所述第二时钟信号是否作为所述第一栅极驱动信号输出；

29、优选地，所述第一输出单元包括：第六晶体管和第一电容，所述第六晶体管连接于所述第二电源端和所述第一输出端之间，所述第六晶体管的栅极连接所述第一节点，所述第一电容连接于所述第六晶体管的栅极和第一极之间；

30、所述第二输出单元包括：第七晶体管和第二电容，所述第七晶体管连接于所述第二时钟端和所述第一输出端之间，所述第七晶体管的栅极连接所述第二节点，所述第二电容连接于所述第七晶体管的栅极和第二极之间。

31、可选地，所述第二控制模块包括：

32、第二输入单元，分别连接所述第二输入端、所述第一时钟端和所述第四节点，用于根据所述第一时钟信号控制所述第二栅极输入信号是否传输至所述第四节点；

33、第三电位控制单元，分别连接所述第一电源端、所述第二输入端、所述第二时钟端和所述第三节点，用于根据所述第二栅极输入信号和所述第二时钟信号控制所述第一电源信号是否传输至所述第三节点；

34、第四电位控制单元，分别连接所述第三节点、所述第四节点和所述第二电源端，用于根据所述第四节点的电位控制所述第二电源信号是否传输至所述第三节点；

35、优选地，所述第二输入单元包括：第八晶体管，所述第八晶体管的栅极连接所述第一时钟端，所述第八晶体管的第一极连接所述第二输入端，所述第八晶体管的第二极连接所述第四节点；

36、所述第三电位控制单元包括：第九晶体管和第十晶体管，所述第九晶体管和所述第十晶体管串联连接于所述第一电源端与所述第三节点之间，所述第九晶体管的栅极连接所述第二输入端，所述第十晶体管的栅极连接所述第二时钟端；其中，所述第九晶体管和所述第十晶体管的沟道类型不同；

37、所述第四电位控制单元包括：第十一晶体管，连接于所述第二电源端与所述第三节点之间，所述第十一晶体管的栅极连接所述第四节点；

38、优选地，所述第二控制模块还包括：第十二晶体管，连接于所述第八晶体管的第二极与所述第四节点之间，所述第十二晶体管的栅极连接所述第一电源端；其中，所述第十一晶体管的栅极连接所述第八晶体管的第二极。

39、可选地，所述复位模块包括：第十三晶体管，连接于所述第二电源端和所述耦合节点之间，所述第十三晶体管的栅极连接所述第二节点。

40、可选地，所述耦合模块包括：

41、传输单元，分别连接所述第四节点、所述第二时钟端和所述耦合节点，用于根据所述第四节点的电位控制所述第二时钟信号是否传输至所述耦合节点；

42、耦合单元，分别连接所述耦合节点和所述第四节点，用于将所述耦合节点的电位跳变耦合至所述第四节点；

43、优选地，所述传输单元包括：第十四晶体管，连接于所述第二时钟端和所述耦合节点之间，所述第十四晶体管的栅极连接所述第四节点；

44、所述耦合单元包括：第三电容，连接于所述耦合节点与所述第四节点之间。

45、可选地，所述第二输出模块包括：

46、第三输出单元，分别连接所述第三节点、所述第二电源端和所述第二输出端，用于根据所述第三节点的电位控制所述第二电源信号是否作为所述第二栅极驱动信号输出；

47、第四输出单元，分别连接所述第四节点、所述第一电源端和所述第二输出端，用于根据所述第四节点的电位控制所述第一电源信号是否作为所述第二栅极驱动信号输出；

48、优选地，所述第三输出单元包括：第十五晶体管和第四电容，所述第十五晶体管连接于所述第二电源端和所述第二输出端之间，所述第十五晶体管的栅极连接所述第三节点，所述第四电容连接于所述第十五晶体管的栅极和第一极之间；

49、所述第四输出单元包括：第十六晶体管，连接于所述第一电源端与所述第二输出端之间，所述第十六晶体管的栅极连接所述第四节点。

50、可选地，所述的栅极驱动电路，还包括：电位控制模块，所述电位控制模块的控制端连接所述第四节点，所述电位控制模块的第一端接入电位控制信号，所述电位控制模块的第二端连接所述第一节点或所述第二节点；所述电位控制模块用于根据所述第四节点的电位控制所述电位控制信号是否传输至所述电位控制模块的第二端；

51、优选地，所述电位控制模块包括：第十七晶体管，连接于所述电位控制模块的第一端和第二端之间，所述第十七晶体管的栅极连接所述电位控制模块的控制端；

52、优选地，所述第一时钟信号或所述第一栅极输入信号复用为所述电位控制信号。

53、第二方面，本发明实施例还提供了一种显示装置，包括：多级如本发明任意实施例所提供的栅极驱动电路；其中，本级栅极驱动电路输出的第一栅极驱动信号作为下一级栅极驱动电路接入的第一栅极输入信号，本级栅极驱动电路输出的第二栅极驱动信号作为下一级栅极驱动电路接入的第二栅极输入信号；

54、优选地，所述显示装置还包括：驱动芯片，用于向第一级栅极驱动电路传输第一级第一栅极输入信号和第一级第二栅极输入信号；

55、优选地，所述驱动芯片通过调节所述第一级第一栅极输入信号的脉冲频率，来调节各所述栅极驱动电路输出的各所述第一栅极驱动信号的脉冲频率；

56、所述驱动芯片通过调节所述第一级第二栅极输入信号的脉冲频率，来调节各所述栅极驱动电路输出的各所述第二栅极驱动信号的脉冲频率；

57、所述驱动芯片通过调节所述第一级第二栅极输入信号的脉宽，来调节各所述栅极驱动电路输出的各所述第二栅极驱动信号的脉宽。

58、本发明实施例提供的栅极驱动电路中，通过设置第一控制模块、第一输出模块、第二控制模块、耦合模块、复位模块和第二输出模块，可以使一个栅极驱动电路能够输出两类有效电平的脉冲宽度不同，且有效电平的电位高低不同的栅极驱动信号，可满足像素电路中各种功能晶体管的驱动需求。那么，显示面板中布设一组该栅极驱动电路，并合理设置各栅极驱动电路与像素电路中晶体管的连接关系即可，可有效减少驱动像素电路所需的栅极驱动电路组数，有利于窄边框的实现。以及，在该栅极驱动电路中，第一控制模块既用于对第一输出模块的控制，也用于对复位模块的控制，通过第二节点在两类栅极驱动信号输出过程中的复用，可以简化栅极驱动电路的结构，可进一步减小电路所需版图空间。因此，相比于现有技术，本发明实施例有利于实现显示面板的窄边框设计。

59、应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。