测试开关电路、测试控制方法及显示器与流程

本技术实施例涉及显示面板的驱动控制的，尤其涉及一种测试开关电路、测试控制方法及显示器。

背景技术：

1、目前显示屏的驱动技术领域中，一般通过在面板显示技术领域使用驱动芯片(即driver ic)输出列像素驱动电压。比如分辨率为3840*2160的屏幕有3840列像素。一个像素由3个子像素构成，既有3840*3个子像素。使用12个驱动ic则一个ic驱动960列。检测列像素驱动电压情况时通过从driver ic的960个输出中取两个输出来引到pcb上测试点进行检测，这种方法只能检测出固定几列的列像素驱动电压输出情况。

2、目前的设计电路只能检测driver ic上几百个输出中的固定几个，设计一个开关电路来开启特定的一列像素驱动电压从面板内输出到pcb板上测试点。如使用tft在driveric输出信号线上控制信号输出到pcb测试点。如果直接用外部信号控制tft的话需要几百个信号来控制，难以实现。这就大大提高的生产成本，同时增加的测试时间喝测试难度，对量产带来不变。

技术实现思路

1、鉴于此，为解决上述显示面板上像素驱动的检测效果差的技术问题，本技术实施例提供一种测试开关电路、测试控制方法及显示器。

2、第一方面，本技术实施例提供一种测试开关电路，所述测试开关电路连接在多条数据线与测试端点之间，用于在待测帧内控制目标数据线与测试端点之间处于连通状态，所述测试开关电路包括：

3、多个移位单元，以及多个晶体管单元；

4、每个所述移位单元与多个晶体管单元中的一个对应连接；

5、每个所述移位单元包括输入端、输出端和复位端，其中，所述第n移位单元的输出端与第n-1移位单元的复位端相连，还与第n+1移位单元的输入端相连，还与对应第n晶体管单元的控制端相连；

6、每个移位单元还包括时钟信号端，用于接收时钟信号；所述第n晶体管单元的第一端连接至第n数据线，第二端连接至测试端点；其中，n为大于1的整数。

7、在一个可能的实施方式中，所述时钟信号端包括第一时钟信号端和第二时钟信号端，所述第一时钟信号端和所述第二时钟信号端分别用于接收相位相反的时钟信号，所述第n移位单元的第一时钟信号端与第n+1移位单元的第二时钟信号端连接同一个时钟信号，所述第n移位单元的第二时钟信号端与第n+1移位单元的第一时钟信号端连接同一个时钟信号。

8、在一个可能的实施方式中，所述移位单元包括相电连接的预充模块、复位模块、输出模块和防错充模块；

9、所述预充模块的控制端作为所述移位单元的输入端，所述复位模块的控制端作为所述移位单元的复位端；

10、所述输出模块的输出端作为所述移位单元的输出端，所述输出模块的控制端作为所述移位单元的第一时钟信号端；

11、所述防错充模块的输入端作为所述移位单元的第二时钟信号端。

12、在一个可能的实施方式中，所述预充模块包括：第一晶体管；所述防错充模块包括：第二晶体管、第三晶体管、第四晶体管和第五晶体管；所述输出模块包括：第六晶体管、第七晶体管和第一电容；所述复位模块包括：第八晶体管和第九晶体管；其中，

13、所述第一晶体管的控制端作为所述移位单元的输入端，所述第一晶体管的第一端连接高电平信号，所述第一晶体管的第二端与所述第一电容的第一端、所述第三晶体管的控制端、所述第四晶体管的第一端、所述第六晶体管的第一端、所述第八晶体管的第一端相连；

14、所述第二晶体管的控制端与所述第二晶体管的第一端作为所述防错充模块的输入端接收第二时钟信号，所述第二晶体管的第二端与所述第三晶体管的第一端、所述第四晶体管的控制端和所述第五晶体管的控制端连接；

15、所述第三晶体管的第二端与所述第四晶体管的第二端、所述第五晶体管的第二端、所述第八晶体管的第二端和所述第九晶体管的第二端连接低电平信号；

16、所述第一电容的第二端作为所述输出模块的输出端与所述第五晶体管的第一端、所述第七晶体管的第二端和所述第九晶体管的第一端连接；

17、所述第六晶体管的控制端作为所述移位单元的第一时钟信号端，所述第六晶体管的第二端与所述第七晶体管的控制端连接；

18、所述第七晶体管的第一端连接高电平信号；

19、所述第八晶体管的控制端和所述第九晶体管的控制端作为所述复位模块的控制端。

20、第二方面，本技术实施例提供一种测试控制方法，应用于第一方面中任一项所述的测试开关电路，将目标数据线对应连接的所述移位单元和所述晶体管单元分别定义为目标移位单元和目标晶体管单元，包括：

21、确定所述待测帧包括的依次进行的显示时段和空白时段；

22、在待测帧的前一帧的空白时段，通过所述时钟信号至少对所述目标移位单元及其之前的所述移位单元依次进行移位操作，以使所述目标移位单元在待测帧的前一帧的空白时段末向所述目标晶体管单元输出开启信号；

23、在待测帧的显示时段，控制所述目标数据线输出数据信号，所述目标移位单元继续向所述目标晶体管单元输出开启信号，以使所述目标数据线的数据信号通过所述目标晶体管单元传输至所述测试端点。

24、在一个可能的实施方式中，至少在相邻两帧分别对两条数据线的数据信号进行测试；在第k帧的目标数据线为第n数据线，第k+1帧的目标数据线为第n+m数据线的情况下：

25、在第k帧的显示时段，控制所述第n数据线输出数据信号，第n移位单元继续向第n晶体管单元输出开启信号，以使所述第n数据线的数据信号通过所述第n晶体管单元传输至所述测试端点；

26、在第k帧的空白时段，通过所述时钟信号对第n移位单元至第n+m移位单元依次进行移位操作，以使所述第n+m移位单元在第k帧的空白时段末向第n+m晶体管单元输出开启信号；

27、在第k+1帧的显示时段，控制所述第n+m数据线输出数据信号，所述第n+m移位单元继续向所述第n+m晶体管单元输出开启信号，以使所述第n+m数据线的数据信号通过所述第n+m晶体管单元传输至所述测试端点，其中，n为大于1的正整数，m为正整数。

28、在一个可能的实施方式中，至少在相邻两帧分别对两条数据线的数据信号进行测试；在第k帧的目标数据线为第n数据线，第k+1帧的目标数据线为第n-m数据线的情况下：

29、在第k帧的显示时段，控制所述第n数据线输出数据信号，第n移位单元继续向第n晶体管单元输出开启信号，以使所述第n数据线的数据信号通过所述第n晶体管单元传输至所述测试端点；

30、在第k帧的空白时段，通过所述时钟信号对所述第n移位单元至最后一个移位单元依次进行移位操作，此后，对第1移位单元至第n-m移位单元依次进行移位操作，以使所述第n-m移位单元在第k帧的空白时段末向所述第n-m晶体管单元输出开启信号；

31、在第k+1帧的显示时段，控制所述第n-m数据线输出数据信号，所述第n-m移位单元继续向所述第n-m晶体管单元输出开启信号，以使所述第n-m数据线的数据信号通过所述第n-m晶体管单元传输至所述测试端点，其中，n为大于1的正整数，m为小于n的正整数。

32、在一个可能的实施方式中，包括：

33、所述时钟信号包括显示时段信号和空白时段信号，所述显示时段信号的周期大于所述空白时段信号的周期；在所述显示时段，向所述移位单元提供所述显示时段信号；在所述空白时段向所述移位单元提供所述空白时段信号。

34、在一个可能的实施方式中，在接收到目标数据线的输出结束信号时，触发所述显示时段信号转变为所述空白时段信号，以使在所述空白时段向所述移位单元提供所述空白时段信号。

35、第一方面，本技术实施例提供一种显示器，包括：机壳、显示面板和如第一方面中任一所述的测试开关电路。

36、本技术实施例提供的测试开关电路，通过所述测试开关电路连接在多条数据线与测试端点之间，用于在待测帧内控制目标数据线与测试端点之间处于连通状态，所述测试开关电路包括：多个移位单元，以及多个晶体管单元；每个所述移位单元与多个晶体管单元中的一个对应连接；每个所述移位单元包括输入端、输出端和复位端，其中，所述第n移位单元的输出端与第n-1移位单元的复位端相连，还与第n+1移位单元的输入端相连，还与对应第n晶体管单元的控制端相连；每个移位单元还包括时钟信号端，用于接收时钟信号；所述第n晶体管单元的第一端连接至第n数据线，第二端连接至测试端点；其中，n为大于1的整数。通过设置移位单元，按照设定的逻辑控制tft的开关状态，通过选择导通后控制指定的数据线与测试端点连通，实现指定测试的目的，解决了因为驱动芯片控制数量有限的问题，达到了任意列像素驱动电压到测试点进行测试的目的；由本方案，可以实现在不增加额外芯片的情况下，可以任意列像素驱动电压到测试点进行测试的技术效果。