一种提高SrTiO3半导体陶瓷基片抗电强度的氧化剂浆料及其制备方法和应用与流程

本发明涉及氧化剂浆料及制备方法和应用的，具体涉及一种提高srtio3半导体陶瓷基片抗电强度的氧化剂浆料及其制备方法和应用。

背景技术：

1、ⅲ类瓷又被称为晶界层陶瓷，瓷体内部由半导化“芯”和绝缘性“壳”组成，具有超高介电常数，是用来制造大容量微型单层电容器(slc)的关键材料，此类电容器具有尺寸小、电容量大、频率特性好等优点，适用于集成电路或陶瓷薄膜电路的微组装封装工艺，得到越来越广泛的应用。

2、其制作工艺有别于常规ⅰ类和ⅱ类瓷的一次烧成，而是采取两步烧结法，即通过强制还原烧结工艺使srtio3晶粒半导化，然后在瓷体上涂覆一层氧化剂材料，在氧化气氛下第二次烧结，使氧化剂渗透到陶瓷晶界处，包覆住半导化晶粒，使陶瓷具有绝缘性，提高瓷体抗电强度。

3、晶界层陶瓷材料的制作流程长、工序复杂，国内关于晶界层陶瓷材料尤其是关于氧化剂材料的研究较少，目前国内晶界层陶瓷材料耐电压普遍偏低，使用晶界层介质基片生产的电容器耐电压可靠性不足(一般只具有数百小时的可靠性)，这大大限制了晶界层陶瓷单层电容器(slc)的高可靠性应用场景。从晶界层陶瓷绝缘性原理来看，晶界成分、晶界厚度对产品的耐电压性能有着重要的影响，通过控制氧化剂材料的成分和制作工艺提高晶界层电容器陶瓷抗电强度，提高晶界层陶瓷单层电容器(slc)可靠性。2021年中国专利cn113135750a中提供了一种氧化剂的制备方法，重点是提高电容器绝缘电阻，未对抗电强度指标进行评估。同时还存在采用pb等重金属元素作为微量添加物的问题，对环境不友好。

4、鉴于此，提出本申请。

技术实现思路

1、本发明所要解决的技术问题是目前的晶界层陶瓷材料抗电性能低，采用pb等重金属元素作为微量添加物对环境不友好的问题。

2、本发明通过下述技术方案实现：

3、本申请提出了一种提高srtio3半导体陶瓷基片抗电强度的氧化剂浆料，包括由主体材料和添加料制备得到，所述主体材料为bi2o3，所述添加料包括zno、al2o3、b2o3、cuo、mno2、fe2o3中的一种或多种物质的混合。

4、优选地，所述添加料与bi2o3混合后的质量分数依次为5％～8％、2％～5％、5％～8％、2％～5％和2％～5％，其中bi2o3的质量分数为74％～95％。

5、为了实现上述目的，本申请还提出了一种提高srtio3半导体陶瓷基片抗电强度的氧化剂浆料的制备方法，包括以下步骤：

6、s1：称取权利要求上述氧化剂浆料的原料，将所述原料进行混合研磨后，经过烘干、过筛得到混合氧化粉体；

7、s2：将乙基纤维素溶液和松油醇混合搅拌，制备得到载体；

8、s3：将所述载体和所述混合氧化粉体混合搅拌，使混合氧化粉体被载体包裹，再进行轧制，得到氧化剂浆料。

9、优选地，s1中研磨采用球磨机，研磨过程中有加入分散剂和去离子水，转速为3500～3700r/min，研磨时间为40～55h，烘干温度为120±10℃，所述混合氧化粉体的粒度d50为0.5μm以下。

10、优选地，s2中乙基纤维素溶液质量分数为5％～20％，松油醇的质量分数为80％～95％。

11、优选地，s2中搅拌的环境温度为50℃～90℃。

12、优选地，s3中氧化剂浆料中，载体的质量分数为35％～65％，混合氧化物粉体的质量分数为35％～65％。

13、优选地，s3中轧制过程采用三辊球磨机，轧制过程为逐步缩小辊轴间隙至5μm～10μm。

14、本发明还提供上述制备得到的一种提高srtio3半导体陶瓷基片抗电强度的氧化剂浆料的应用，包括以下步骤：

15、s11：将所述氧化剂浆料涂抹在srtio3基半导体陶瓷基片上后，进行烘干得到涂覆好的srtio3基半导体陶瓷基片；

16、s12：将所述涂覆好的srtio3基半导体陶瓷基片放置在zro2垫片上，进行烧结以后冷却，得到氧化后的srtio3基半导体陶瓷基片；

17、s13：将所述氧化后的srtio3基半导体陶瓷基片正反两面分别镀上电极后，切割得到样片。

18、优选地，s11中涂抹的工具为孔径大小为150～250目的网版，烘干的温度为160～200℃，烘干时间为8～12min；

19、s12中烧结过程涂覆好的srtio3基半导体陶瓷基片的涂覆面正面朝上，烧结温度为950～1150℃，烧结时间为1～3小时；

20、s13中电极为被银和/或溅射金电极。

21、本发明与现有技术相比，具有如下的优点和有益效果：

22、(1)本申请采用bi2o3为主体材料，微量添加zno、al2o3、b2o3、cuo、mno2、fe2o3中的一种或几种，得到的氧化剂浆料在氧化烧结时有利于熔融进入srtio3基半导体晶粒的晶界，对半导化的srtio3晶粒更好的浸润、包覆，形成半导化“芯”和绝缘性“壳”的“芯-壳”结构，本申请的氧化剂浆料不含pb等重金属元素，并可有效提高晶界层陶瓷材料抗电强度。

23、(2)本发明通过将bi2o3与b2o3、cuo、mno2、zno、al2o3、fe2o3一种或几种按比例进行配料混合，以去离子水为介质，在球磨机上研磨，得到超细颗粒的混合氧化物粉体。按总体质量百分数取载体和研磨好的混合氧化物粉体，搅拌至粉体被载体包裹，无团结大颗粒，然后在三辊球磨机上轧制，逐步缩小辊轴间隙至5μm～10μm，轧制成细度均匀合格的氧化剂浆料。

24、(3)本发明的制备方法为在高温氧化气氛条件下微量添加物熔融进入srtio3基晶界层陶瓷基片晶界，涂覆料氧化剂在950℃～1150℃高温作用下会变成熔融的液态，通过晶粒之间的缝隙扩散到陶瓷内部的晶界处，同时填补氧空位，并促进ti3+离子向ti4+离子的转变，减少晶粒表面以及晶界处的载流子数量，在确定的工作电压下可以有效地减小陶瓷内部的漏电流，提高陶瓷基片的抗电强度性能。

25、(4)本发明提供了氧化剂浆料的制备方法，通过在三辊球磨机上轧制，精密控制辊轴间隙反复轧制得到氧化剂浆料，制备方法工艺简单，制备过程中均采用国产原材料，无铅元素有毒有害物质，绿色环保，可实现产业化批量生产。

技术特征：

1.一种提高srtio3半导体陶瓷基片抗电强度的氧化剂浆料，其特征在于，包括由主体材料和添加料制备得到，所述主体材料为bi2o3，所述添加料包括zno、al2o3、b2o3、cuo、mno2、fe2o3中的一种或多种物质的混合。

2.根据权利要求1所述的一种提高srtio3半导体陶瓷基片抗电强度的氧化剂浆料，其特征在于，所述添加料与bi2o3混合后的质量分数依次为5％～8％、2％～5％、5％～8％、2％～5％和2％～5％，其中bi2o3的质量分数为74％～95％。

3.一种提高srtio3半导体陶瓷基片抗电强度的氧化剂浆料的制备方法，其特征在于，包括以下步骤：

4.根据权利要求3所述的一种提高srtio3半导体陶瓷基片抗电强度的氧化剂浆料的制备方法，其特征在于，s1中研磨采用球磨机，研磨过程中有加入分散剂和去离子水，转速为3500～3700r/min，研磨时间为40～55h，烘干温度为120±10℃，所述混合氧化粉体的粒度d50为0.5μm以下。

5.根据权利要求3所述一种提高srtio3半导体陶瓷基片抗电强度的氧化剂浆料的制备方法，其特征在于，s2中乙基纤维素溶液质量分数为5％～20％，松油醇的质量分数为80％～95％。

6.根据权利要求3所述的一种提高srtio3半导体陶瓷基片抗电强度的氧化剂浆料的制备方法，其特征在于，s2中搅拌的环境温度为50℃～90℃。

7.根据权利要求3所述的一种提高srtio3半导体陶瓷基片抗电强度的氧化剂浆料的制备方法，其特征在于，s3中氧化剂浆料中，载体的质量分数为35％～65％，混合氧化物粉体的质量分数为35％～65％。

8.根据权利要求3所述的一种提高srtio3半导体陶瓷基片抗电强度的氧化剂浆料的制备方法，其特征在于，s3中轧制过程采用三辊球磨机，轧制过程为逐步缩小辊轴间隙至5μm～10μm。

9.权利要求3-8任意一项制备得到的一种提高srtio3半导体陶瓷基片抗电强度的氧化剂浆料的应用，其特征在于，包括以下步骤：

10.根据权利要求9所述的一种提高srtio3半导体陶瓷基片抗电强度的氧化剂浆料的应用，其特征在于，s11中涂抹的工具为孔径大小为150～250目的网版，烘干的温度为160～200℃，烘干时间为8～12min；

技术总结本发明公开了一种提高SrTiO<subgt;3</subgt;半导体陶瓷基片抗电强度的氧化剂浆料及其制备方法和应用，涉及氧化剂浆料及制备方法和应用的技术领域，氧化剂浆料包括由主体材料和添加料制备得到，所述主体材料为Bi<subgt;2</subgt;O<subgt;3</subgt;，所述添加料包括ZnO、Al<subgt;2</subgt;O<subgt;3</subgt;、B<subgt;2</subgt;O<subgt;3</subgt;、CuO、MnO<subgt;2</subgt;、Fe<subgt;2</subgt;O<subgt;3</subgt;中的一种或多种物质的混合。本申请采用Bi<subgt;2</subgt;O<subgt;3</subgt;为主体材料，微量添加ZnO、Al<subgt;2</subgt;O<subgt;3</subgt;、B<subgt;2</subgt;O<subgt;3</subgt;、CuO、MnO<subgt;2</subgt;、Fe<subgt;2</subgt;O<subgt;3</subgt;中的一种或几种，得到的氧化剂浆料在氧化烧结时有利于熔融进入SrTiO<subgt;3</subgt;基半导体晶粒的晶界，对半导化的SrTiO<subgt;3</subgt;晶粒更好的浸润、包覆，形成半导化“芯”和绝缘性“壳”的“芯‑壳”结构，本申请的氧化剂浆料不含Pb等重金属元素，并可有效提高晶界层陶瓷材料抗电强度。技术研发人员：江俊俊,唐平,王兴才,吴晓东,雷平,李在映受保护的技术使用者：成都宏科电子科技有限公司技术研发日：技术公布日：2024/5/19