MEMS器件及其制造方法与流程

本发明涉及mems(microelectromechanicalsystems，微机电系统)器件制造技术领域，特别涉及一种mems器件及其制造方法。

背景技术：

mems(microelectromechanicalsystems，微机电系统)器件可以被设计为用作例如振荡器、谐振器、加速度计、陀螺仪、压力传感器、气体传感器、测距传感器、超声成像传感器、麦克风和微反射镜等。许多mems器件包括mems电容元件。

现有的mems器件制程中通常会通过气相氟化氢(vhf)工艺来去除电容元件两极板之间的氧化硅来释放相应的结构层。目前常见的氧化硅材料中低压正硅酸乙脂(lpteos)的应力最小，但是由于工艺原因，lpteos的厚度受到限制(lpteos生长到需要的厚度耗时太长且lpteos过厚会出现劈裂现象)，已无法满足mems器件的需求，因此目前的mems器件中一般使用等离子体增强正硅酸乙脂。

请参考图1a和图1b，现有的mems器件的制程具体包括以下步骤：首先，提供一衬底100，并在衬底100上形成介电材料层101；然后，通过电极材料沉积、光刻和刻蚀等一系列工艺，在介电材料层101上形成图案化的下电极层102；接着，采用等离子体增强正硅酸乙脂沉积(peteosdep)在下电极层102上形成顶部平坦的等离子体增强正硅酸乙脂层103；之后，刻蚀等离子体增强正硅酸乙脂层103形成暴露出部分衬底100表面的开口和暴露出部分下电极层102的表面的开口；之后，在等离子体增强正硅酸乙脂层103及其开口的表面上形成上电极层104，并进一步在上电极层104上开多个释放孔104a；接着，通过气相氟化氢(vhf)工艺向释放孔104中通入气相氟化氢，来去除上电极层104和下电极层102之间的等离子体增强正硅酸乙脂层103来释放相应的结构层，此时上电极层104和下电极层102及其之间所夹的气隙组成了相应的mems电容元件。

mems器件中的各膜层中的应力(stress)参数对于其性能和寿命具有较大的影响。在上述过程中，虽然采用采用等离子体增强正硅酸乙脂沉积(peteosdep)形成的等离子体增强正硅酸乙脂层103的厚度能够达到mems器件所需的厚度，但是其内部的应力较大，一方面这会造成在其上方和其下方的膜层中的内部应力增大，导致这些膜层发生变形，如图2a所示，尤其是会造成上电极层中的应力过大，进而影响器件性能；另一方面，在通过vhf工艺去除相应区域的等离子体增强正硅酸乙脂层103时，会因等离子体增强正硅酸乙脂层103的去除而释放大量应力，这会导致上电极层104严重变形，即形成的电容元件的两极板(即下电极层102和上电极层104)之间的距离和高度以及相邻电容元件之间的距离和高度差均会存在较大差异，进而影响mems器件的最终性能。

技术实现要素：

本发明的目的在于提供一种mems器件及其制造方法，以有效降低两电极层之间所夹的膜层中的应力以及上电极层中的应力，避免因释放两电极层之间所夹的膜层时产生的应力过大而导致器件变形的问题。

为解决上述技术问题，本发明提供一种mems器件的制造方法，包括以下步骤：

提供衬底，在所述衬底上形成牺牲介质层，所述牺牲介质层包括自下而上依次堆叠的第一低应力氧化层、等离子体增强氧化层和第二低应力氧化层，且所述第一低应力氧化层和所述第二低应力氧化层的应力均小于所述等离子体增强氧化层；

在所述第二低应力氧化层形成上电极层，并图案化所述上电极层以形成暴露出所述第二低应力氧化层的释放孔；

经所述释放孔去除相应的所述牺牲介质层，以形成气隙。

可选地，所述mems器件的制造方法还包括：在所述衬底上形成所述牺牲介质层之前，先在所述衬底上形成下电极层。

可选地，所述的mems器件的制造方法，还包括：在所述第二低应力氧化层形成所述上电极层之前，还刻蚀所述牺牲介质层，以形成第一开口和第二开口，所述第一开口暴露出所述衬底的上表面，所述第二开口暴露出所述下电极的上表面。

可选地，在所述第二低应力氧化层形成上电极层之后，所述上电极层还填充在所述第一开口和所述第二开口中；或者，在形成所述上电极层之前，先形成填充于所述第一开口和所述第二开口中的支撑柱。

可选地，所述的mems器件的制造方法，还包括：在所述衬底上形成下电极层之前，在所述衬底上形成介电材料层；以及，在所述第二低应力氧化层形成所述上电极层之前，还刻蚀所述牺牲介质层形成第三开口，所述第三开口暴露出所述介电材料层的上表面。

可选地，在所述第二低应力氧化层形成上电极层之后，所述上电极层还填充在所述第三开口中；或者，在形成所述上电极层之前，先形成填充于所述第三开口中的支撑柱。

可选地，所述第一低应力氧化层和所述第二低应力氧化层均通过采用包括正硅酸乙脂或者硅烷的含硅材料进行低压化学气相沉积工艺形成；所述等离子体增强氧化层通过采用包括正硅酸乙脂或者硅烷的含硅材料进行等离子增强化学气相沉积工艺形成。

可选地，采用气相刻蚀剂通入所述释放孔中，以去除相应的所述牺牲介质层。

基于同一发明构思，本发明还提供一种mems器件，采用本发明所述的mems器件的制造方法形成，所述mems器件包括：

衬底；

上电极层，形成在所述衬底的上方，且所述上电极层和所述衬底之间形成有气隙。

可选地，所述mems器件还包括形成在所述衬底和所述上电极层之间的下电极层；其中，一部分上电极层和所述衬底以及所述下电极层之间均有气隙，另一部分所述上电极层与所述下电极层相接触，再一部分所述上电极层与所述衬底相接触，又一部分所述上电极层和所述衬底之间还夹有牺牲介质层，所述牺牲介质层包括自下而上依次堆叠的第一低应力氧化层、等离子体增强氧化层和第二低应力氧化层，且所述第一低应力氧化层和所述第二低应力氧化层的应力均小于所述等离子体增强氧化层。

与现有技术相比，在本发明提供的技术方案具有以下有益效果：

1、通过在衬底上形成第一低应力氧化层、等离子体增强氧化层和第二低应力氧化层依次堆叠而成三明治结构，来替代现有技术中单一的lpteos结构或peteos结构，一方面可以避免lpteos沉积厚度无法达到mems器件制造要求，另一方面可以避免牺牲介质层应力大而导致上电极层应力过大以及变形严重的问题，更重要的是，可以避免去除牺牲介质层时释放大量应力，进而避免因去除牺牲介质层而导致上电极层严重变形以及具有该上电极层的电容结构严重变形的问题。

2、在mems器件所需同等厚度的牺牲介质层情况下，本发明的第一低应力氧化层、等离子体增强氧化层和第二低应力氧化层依次堆叠而成三明治结构，相对单一的peteos结构，应力能被降低61.8％，上电极层中的应力能被降低91.6％。

3、第一低应力氧化层、等离子体增强氧化层和第二低应力氧化层依次堆叠而成三明治结构可以调整上电极层中的应力，进而可以调整最终形成的mems器件中的上电极层等结构层中的应力参数，进而改善mems器件的性能和寿命。

4、由于是采用第一低应力氧化层、等离子体增强氧化层和第二低应力氧化层依次堆叠而成三明治结构，因此可以通过优化第一低应力氧化层、等离子体增强氧化层和第二低应力氧化层的厚度占比，来调整工艺时间，进而在降低工艺成本和提高mems器件的性能这两方面上达到平衡。

附图说明

图1a和图1b是现有的一种mems器件的制造方法中的器件剖面结构示意图。

图2a和图2b是采用现有的mems器件的制造方法时petoes应力引起的器件问题示意图。

图3是本发明具体实施例的mems器件的制造方法的流程图。

图4a至图4d是图3所示的mems器件的制造方法中的器件剖面结构示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，本文中的“低应力氧化层”是一个相对概念，是指应力低于“等离子体氧化层”的应力的氧化层。

请参考图3，本发明一实施例提供一种mems器件的制造方法，包括以下步骤：

s1，提供衬底，在所述衬底上形成下电极层；

s2，在所述衬底和所述下电极层上形成牺牲介质层，所述牺牲介质层包括自下而上依次堆叠的第一低应力氧化层、等离子体增强氧化层和第二低应力氧化层，且所述第一低应力氧化层和所述第二低应力氧化层的应力均小于所述等离子体增强氧化层；

s3，在所述第二低应力氧化层上形成上电极层，并图案化所述上电极层以形成暴露出所述第二低应力氧化层的释放孔；

s4，经所述释放孔去除相应的所述牺牲介质层，以形成气隙。

请参考图4a，在步骤s1中，提供衬底400，并在衬底400上依次形成介电材料层401以及下电极层402。其中，该衬底400可以是本领域技术人员熟知的任意合适的材料，可以是体硅晶圆或者绝缘体上硅晶圆等半导体衬底裸片，也可以是经过cmos(互补金属氧化物半导体)工艺以及后段制程的加工后的晶圆衬底，该加工后的晶圆衬底中形成有cmos晶体管等有源电子元件，也可以形成有电阻、电感等无源电子元件，还可以形成有金属互连结构，该金属互连结构将加工后的晶圆衬底中相应的cmos晶体管等电子元件和后续形成的下电极层或上电极层等电连接。介电材料层401可以是氧化硅层，其可以是通过热氧化形成，也可是使用硅烷或者正硅酸乙酯(teos)等含硅材料并通过低压化学气相沉积(lpcvd)工艺或者等离子体增强化学气相沉积(pecvd)形成。下电极层402通过电极材料沉积、光刻和刻蚀工艺形成，为图案化的结构，其可以暴露出部分介电材料层401的表面。所述下电极层402的材料可以包括掺杂的多晶硅、未掺杂的多晶硅、金属(例如pt、al、pt-ti合金等)和金属氮化物(例如tan、tin等)中的至少一种。

请继续参考图4a，在步骤s2中，首先，可以先使用包括硅烷或者正硅酸乙酯的含硅材料，并通过低压化学气相沉积(lpcvd)工艺，在下电极层402和介电材料层401的表面上沉积形成第一低应力氧化层403，采用lpcvd这种工艺形成氧化层时，沉积温度高(通常高于500℃)、沉积速率慢，但是阶梯覆盖能力较佳，且膜层内部应力较小。然后，再使用包括硅烷或者正硅酸乙酯的含硅材料，并通过等离子体增强化学气相沉积(pecvd)工艺，在第一低应力氧化层403的表面上沉积等离子增强氧化层404，采用pecvd这种工艺形成氧化层时，沉积温度低(可以低至300℃)、沉积速率快且阶梯覆盖能力较佳，但膜层内部应力较大。此外，为了给后续工艺提供平坦的工艺表面，在等离子增强氧化层404沉积完成后，进一步采用化学机械抛光(cmp)工艺对等离子增强氧化层404进行顶部平坦化，平坦化后的等离子增强氧化层404能将下电极层402和第一低应力氧化层403掩埋在内且具有平坦的上表面。接着，再次使用包括硅烷或者正硅酸乙酯的含硅材料，并通过低压化学气相沉积(lpcvd)工艺，在等离子增强氧化层404的表面上沉积形成第二低应力氧化层405，由此形成牺牲介质层。可选地，第二低应力氧化层405和第一低应力氧化层403的工艺条件相同，以简化工艺，降低成本。其中，第二低应力氧化层405和第一低应力氧化层403的应力均小于等离子增强氧化层404的应力，第二低应力氧化层405、等离子增强氧化层404和第一低应力氧化层403按照应力的大小构成三明治结构(即两个应力小的膜层中间夹一个应力大的膜层)。需要说明的是，由于lpcvd和pecvd的沉积速率不同，因此可以通过优化第一低应力氧化层403、等离子体增强氧化层404和第二低应力氧化层405的厚度占比，来调整工艺时间，进而在降低工艺成本和提高mems器件的性能这两方面上达到平衡。当然，在工艺时间和器件性能要求允许的情况下，为了最大程度的降低三明治结构的整体应力，第二低应力氧化层405和第一低应力氧化层403的厚度总和在三明治结构中的占比越大越好，例如在下电极层402上的第二低应力氧化层405和第一低应力氧化层403的厚度总和占三明治结构的厚度的2/9～4/9，优选为1/3。第一低应力氧化层403、等离子体增强氧化层404和第二低应力氧化层405依次堆叠而成三明治结构的牺牲介质层，可以相互均衡膜层内部压力，进而使得牺牲介质层整体的应力达到降低。经测试，在一具体示例中，相对现有的单一的peteos牺牲介质层(其应力为-291.98mpa)方案，本实施例形成的牺牲介质层的应力(-111.43mpa)能被降低约61.8％。

请参考图4b，在步骤s3中，首先，可以通过光刻结合刻蚀的工艺，在第二低应力氧化层405上形成相应的光刻工艺并进一步结合刻蚀工艺，对牺牲介质层进行刻蚀，以形成第一开口406a、第二开口406b、第三开口406c。其中，第一开口406a依次贯穿第二低应力氧化层405、等离子增强氧化层404、第一低应力氧化层403和介质材料层402，从而暴露出衬底400的上表面，第二开口406b依次贯穿第二低应力氧化层405、等离子增强氧化层404、第一低应力氧化层403，从而暴露出下电极层402的上表面，第三开口406c依次贯穿下电极层402区域以外的第二低应力氧化层405、等离子增强氧化层404、第一低应力氧化层403，从而暴露出介电材料层401的上表面。

请参考图4c，在步骤s3中，在形成第一开口406a、第二开口406b、第三开口406c之后，接着通过合适工艺(电镀、cvd或者多晶硅外延生长工艺等)在第二低应力氧化层405上形成上电极层407，形成的上电极层407除了覆盖在第二低应力氧化层405的上表面上还填充在第一开口406a、第二开口406b、第三开口406c中，进一步地对上电极层407的上表面进行化学机械抛光，以使得上电极层407的上表面平坦。上电极层407可以包括掺杂的多晶硅或掺杂的非晶硅等非金属导电材料，但是可以使用诸如金属等其他导电材料。由于第一低应力氧化层403、等离子体增强氧化层404和第二低应力氧化层405依次堆叠而成三明治结构中的应力大大降低，因此可以降低形成的上电极层407中的应力，并避免上电极层407因牺牲介质层应力过大而变形的问题，进而可以调整最终形成的mems器件的应力参数，改善mems器件的性能和寿命。经测试，在一具体示例中，相比现有的上电极层(应力为16.27mpa)，本实施例的上电极层407中的应力(1.37mpa)能被降低91.6％。

请继续参考图4c，在步骤s3中，在对上电极层407的上表面平坦化后，接着通过相应的光刻结合刻蚀工艺，图案化上电极层407，以形成贯穿所述上电极层407并暴露出所述第二低应力氧化层405的上表面的多个释放孔407a。由于牺牲介质层中的应力小，因此上电极层407中的应力小且变形小，因此在形成释放孔407a之后，整个器件不会产生超出规格的变形。

请参考图4c和图4d，在步骤s4中，可以采用气相氟化氢(vhf)等气相刻蚀剂通入各个释放孔407a中，以经释放孔407a来去除相应区域的牺牲介质层(即第二低应力氧化层405、等离子增强氧化层404和第一低应力氧化层403)及其下方的介质材料层401，从而在上电极层407和下电极层402之间以及上电极层407和衬底400之间形成与释放孔407a连通的气隙408。本实施例中，牺牲介质层及其下方的介质材料层401分别和气相氟化氢反应能生成气体物质，从而可以通过气体流通而带到上电极层407外。之后还可以采用惰性气体来通入所述气隙408，以清洗器件，惰性气体可以包括氨气、氮气、氢气、氦气、氩气等中的至少一种。其中，相应气隙408及其两侧的电极层(上电极层407和/或下电极层402)组成相应的mems电容元件，气隙408用作所得的mems电容元件的绝缘介质。由于牺牲介质层和上电极层407中的应力均被降低，因此在通过vhf工艺去除相应区域的牺牲介质层时，不会释放大量应力，因此形成的mems电容元件不会发生超出要求的变形，即去除第二低应力氧化层405、等离子增强氧化层404和第一低应力氧化层403及其下方的介质材料层401而形成气隙408之后，上电极层407在各区域的顶面基本齐平，如图4d中所示，上电极层4071、上电极层4072、上电极层4073、上电极层4074的顶面基本齐平。

在形成气隙408之后，本实施例的上电极层407为梳齿状结构，包括上电极层4071、上电极层4072、上电极层4073、上电极层4074以及分割这四部分的释放孔407a。上电极层4071中的一部分与衬底400接触，其余部分和所述衬底400之间均具有间隙(这些间隙也是气隙408的一部分)。上电极层4072通过相应的气隙悬空，与衬底400、介电材料层401、下电极层402以及剩余的牺牲介质层均不接触。上电极层4073中的一部分与相应的下电极层402接触，其余部分和所述下电极层402以及衬底400之间均具有间隙(该间隙也是气隙408的一部分)。上电极层4074一部分与相应的所述下电极层402接触，一部分与相应的所述下电极层402周围暴露出的介电材料层401接触，其余部分悬空，上电极层4074和对应的所述下电极层402、介电材料层401能够围成一个密闭空间，相应的一部分剩余的牺牲介质层(包括第一低应力氧化层403a、等离子体增强氧化层404a和第二低应力氧化层405a)被封闭在该密闭空间内，这部分剩余的牺牲介质层被用作支撑柱结构，能够和下电极层402以及介电材料层401一起对上电极层4074进行支撑。作为一种示例，上电极层4072作为可移动部件，上电极层4071、上电极层4073、上电极层4074以及下电极层402均为固定部件，由此，将相应的上电极层4072作为一个电极板的mems电容元件为可变电容器，而不包含上电极层4072的mems电容元件为固定电容器。作为另一种示例，上电极层407和下电极层402中均有一部分为可动部件，另一部分为固定部件。

需要说明的是，本发明的mems器件的制造方法并不仅仅现定于上述实施例，其还包括基于本发明的发明构思的任意变形方案，例如，在本发明的其他实施例中，请图4b和图4c，在步骤s3中，在形成第一开口406a、第二开口406b、第三开口406c之后，且在沉积上电极层407之前，先形成填充第一开口406a、第二开口406b、第三开口406c的支撑柱(未图示)，该支撑柱的顶面可以低于或者齐平于第二低应力氧化层405，支撑柱的材料可以包括不同于牺牲介质层的介电材料、金属、多晶硅、非晶硅等材料中的至少一种。

进一步需要说明的是，上述实施例中列举了有下电极层402的情况，上电极层407中部分结构(例如上电极层4072)能上下运动，从而调节其与下电极层402之间的距离，进而调节上电极层407、气隙408和下电极层402形成的电容的大小。但是本发明的技术方案并不仅仅限定于此，在本发明的其他实施例中，根据mems器件的制作需求，还可以省略掉下电极层402，牺牲介质层直接形成在衬底之上，由此最终形成的上电极层407的部分结构(例如上电极层4072)可以横向运动，以调节上电极层407中的相应的气隙(即释放孔)的大小，进而调节上电极层407中形成的电容的大小。

基于同一发明构思，本实施例还提供一种mems器件，采用本发明所述的mems器件的制造方法形成，请参考图4d，所述mems器件包括：衬底400、下电极层402以及上电极层407。其中，下电极层402形成在衬底400上，上电极层407形成在所述衬底400和所述下电极层402的上方，且所述上电极层407和所述下电极层402之间形成有气隙408。衬底400、下电极层402以及上电极层407的选材可以参考上述的mems器件的制造方法中的描述，在此不再赘述。

可选地，本实施例的上电极层407包括上电极层4071、上电极层4072、上电极层4073、上电极层4074以及分割这四部分的释放孔407a。其中，各个释放孔407a将相应的气隙408和外界连通，上电极层4071与衬底400相接触，上电极层4072通过相应的气隙悬空，与衬底400、介电材料层401、下电极层402以及剩余的牺牲介质层均不接触，上电极层4073与相应的下电极层402接触，上电极层4074和衬底400之间还夹有牺牲介质层。具体地，上电极层4071中的一部分与衬底400接触，其余部分和所述衬底400之间均具有间隙(这些间隙也是气隙408的一部分)。上电极层4073中的一部分与相应的下电极层402接触，其余部分和所述下电极层402以及衬底400之间均具有间隙(该间隙也是气隙408的一部分)。上电极层4074一部分与相应的所述下电极层402接触，一部分与相应的所述下电极层402周围暴露出的介电材料层401接触，其余部分悬空，上电极层4074和对应的所述下电极层402、介电材料层401能够围成一个密闭空间，相应的一部分剩余的牺牲介质层(包括第一低应力氧化层403a、等离子体增强氧化层404a和第二低应力氧化层405a)被封闭在该密闭空间内，这部分剩余的牺牲介质层被用作支撑柱结构，能够和下电极层402以及介电材料层401一起对上电极层4074进行支撑。

作为一种示例，上电极层4072作为可移动部件，上电极层4071、上电极层4073、上电极层4074以及下电极层402均为固定部件，由此，将相应的上电极层4072作为一个电极板的mems电容元件为可变电容器，而不包含上电极层4072的mems电容元件为固定电容器。此外，剩余的牺牲介质层包括自下而上依次堆叠在相应的介电材料层401和下电极层402上的第一低应力氧化层403a、等离子体增强氧化层404a和第二低应力氧化层405a，且所述第一低应力氧化层403a和所述第二低应力氧化层405a的应力均小于所述等离子体增强氧化层404a。

本实施例的mems器件可以包括mems麦克风、mems谐振器、mems陀螺仪、mems红外传感器、mems加速度计和mems磁力计中的至少一种，上电极层407和下电极层402为相应的mems器件所需的机械微结构。例如，当mems器件为mems麦克风时，下电极层402可以是一个振膜，上电极层407可以是背板电极。背板电极和振膜形成平行板mems电容元件。释放孔407a可以是音孔，从而声压波穿过背板电极同时由于形成在振膜上的压力差而使振膜振动。因此，振膜和背板电极之间的气隙随着振膜的振动而变化。振膜相对于背板电极的位置的变化引起振膜和背板电极之间的电容的变化。电容的这种变化响应于振膜的移动而被变换成输出信号，并且形成转化的电信号。

需要说明的是，本实施例中的mems器件具有下电极层402，其上电极层407中部分结构(例如上电极层4072)能上下运动，从而调节其与下电极层402之间的距离，进而调节上电极层407、气隙408和下电极层402形成的电容的大小。但是本发明的技术方案并不仅仅限定于此，在本发明的其他实施例中，根据mems器件的制作需求，还可以省略掉下电极层402，由此，上电极层407的部分结构(例如上电极层4072)可以横向运动，进而调节上电极层407中的相应的气隙(即释放孔)的大小，即可以调节上电极层407中形成的电容的大小。

综上所述，本实施例的技术方案，通过在下电极层和衬底上形成第一低应力氧化层、等离子体增强氧化层和第二低应力氧化层依次堆叠而成三明治结构，来替代现有技术中单一的lpteos结构或peteos结构，一方面可以避免lpteos沉积厚度无法达到mems器件制造要求，另一方面可以避免牺牲介质层应力大而引起上电极层应力过大和严重变形的问题，更重要的是，能够避免去除牺牲介质层时释放大量应力，进而避免因去除牺牲介质层而导致上电极层严重变形以及具有该上电极层的电容结构严重变形的问题。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。