电子器件及其制造方法与流程

1.本公开实施例是涉及一种微机电系统及其制造方法。背景技术：2.在许多当代电子器件中已广泛使用如加速度计、压力传感器以及麦克风的微机电系统(microelectromechanical systems，mems)器件。mems器件可具有可移动部件，所述可移动部件用于检测运动，且将运动转换为电信号。举例来说，通常在汽车(例如在安全气囊展开系统中)、平板计算机或在智能电话中发现mems加速度计和mems麦克风。mems加速度计包括将加速移动转换为电信号的可移动部件。mems麦克风包括将声音转换为电信号的可移动膜片。技术实现要素：3.根据本公开的一些实施例，一种电子器件，其特征在于包括：半导体衬底，具有与第二表面相对的第一表面，其中所述半导体衬底至少部分地限定空腔；第一微机电系统器件，沿所述半导体衬底的所述第一表面安置，其中所述第一微机电系统器件包括第一背板和与所述第一背板竖直分离的隔板；第二微机电系统器件，沿所述半导体衬底的所述第一表面安置，其中所述第二微机电系统器件包括弹簧结构和可移动元件，其中所述弹簧结构配置成将所述可移动元件悬挂在所述空腔中；且其中所述半导体衬底的区段从所述第一微机电系统器件的侧壁下方连续地横向延伸到所述第二微机电系统器件的侧壁下方。4.根据本公开的一些实施例，一种电子器件，其特征在于包括：第一微机电系统器件，沿半导体衬底的第一表面安置，其中所述第一微机电系统器件包括第一背板和与所述第一背板竖直分离的隔板；以及第二微机电系统器件，沿所述半导体衬底的所述第一表面安置，其中所述第二微机电系统器件包括弹簧结构、可移动元件以及第二背板，其中所述第二背板与所述可移动元件和所述弹簧结构竖直地分离，其中所述第一背板的顶部表面与所述第二背板的顶部表面竖直对准。5.根据本公开的一些实施例，一种用于制造电子器件的方法，其特征在于所述方法包括：提供具有与第二表面相对的第一表面的半导体衬底；沿所述半导体衬底的所述第一表面形成第一微机电系统器件，其中所述第一微机电系统器件包括第一背板和与所述第一背板竖直分离的隔板；以及沿所述半导体衬底的所述第一表面形成第二微机电系统器件，其中所述第二微机电系统器件包括弹簧结构和可移动元件，其中所述第二微机电系统器件从所述第一微机电系统器件横向偏移非零距离，其中所述第一微机电系统器件和所述第二微机电系统器件同时形成。附图说明6.当结合附图阅读时，从以下详细描述最好地理解本公开的各方面。应注意，根据业界中的标准惯例，各个特征未按比例绘制。事实上，为了论述清楚起见，可任意增大或减小各种特征的尺寸。7.图1示出具有安置在半导体衬底上的第一微机电系统(mems)器件和第二mems器件的电子器件的一些实施例的横截面图。8.图2示出具有打线接合到第一互补型金属氧化物半导体(complementary metal-oxide-semiconductor，cmos)集成电路(integrated circuit，ic)管芯的第一mems器件和打线接合到第二cmos ic管芯的第二mems器件的电子器件的一些实施例的横截面图。9.图3至图11示出形成具有安置在半导体衬底上的第一mems器件和第二mems器件的电子器件的方法的一些实施例的横截面图。10.图12示出以流程图格式示出形成具有安置在半导体衬底上的第一mems器件和第二mems器件的电子器件的方法的一些实施例的方法。11.附图标号说明12.100：电子器件；13.101a：第一器件区；14.101b：第二器件区；15.102：支撑结构；16.103：衬底开口；17.104：半导体衬底；18.104m：中间区段；19.106：第一微机电系统器件；20.108：第二微机电系统器件；21.109：隔板开口；22.110：隔板；23.112：第一上部背板；24.113：空气体积空间；25.114：抗静摩擦层；26.116：导电层；27.118a、118b、118c、118d：电接触件；28.120：介电结构；29.120s：区段；30.122：导通孔；31.124：导电线；32.126：弹簧结构；33.127：空腔；34.128：可移动元件；35.130：检验质量块；36.132：锚定结构；37.134：第二上部背板；38.200：集成芯片；39.201：外壳结构；40.202a：第一互补型金属氧化物半导体集成电路管芯；41.202b：第二互补型金属氧化物半导体集成电路管芯；42.203：封装空腔；43.204：焊球；44.205：感测间隙；45.206：接合线；46.208：半导体器件；47.210：互补型金属氧化物半导体衬底；48.212：后段工艺金属化堆叠；49.213：后段工艺介电结构；50.214：内连线通孔；51.216：内连线；52.218：接合垫；53.300、400、500、600、700、800、900、1000、1100：横截面图；54.302：第一介电层；55.402：第二介电层；56.502：第三介电层；57.602：第四介电层；58.802：下部掩模层；59.804：上部掩模层；60.806：开口；61.902：第二下部掩模层；62.1200：方法；63.1202、1204、1206、1208、1210、1212、1214、1216、1218：动作；64.d1：距离；65.t1：第一厚度；66.t2：第二厚度；67.w1：第一宽度；68.w2：第二宽度。具体实施方式69.本公开提供用于实施本公开的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例来简化本公开。当然，这些只是实例且并不意图为限制性的。举例来说，在以下描述中，第一特征在第二特征上方或第二特征上的形成可包含第一特征与第二特征直接接触地形成的实施例，且还可包含额外特征可在第一特征与第二特征之间形成以使得第一特征与第二特征可不直接接触的实施例。另外，本公开可在各种实例中重复附图标号和/或字母。这种重复是出于简化和清楚的目的，且本身并不指示所论述的各种实施例和/或配置之间的关系。70.此外，为了易于描述，可在本文中使用例如“在…之下”、“下方”、“下部”、“在…上方”、“上部”等空间相对术语来描述如图式中所示出的一个元件或特征与另外一个或多个元件或特征的关系。除图式中所描绘的定向以外，空间相关术语意图涵盖器件在使用或操作中的不同定向。装置可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词可同样相应地进行解释。71.此外，为了易于描述，本文中可使用“第一”、“第二”、“第三”等来区分图式或一系列图式的不同元件。“第一”、“第二”、“第三”等并不意图描述对应元件。因此，结合第一图式描述的“第一介电层”可能并不一定对应于结合另一图式描述的“第一介电层”。72.电子器件可包括容纳在封装结构内的多个微机电系统(mems)器件。举例来说，第一mems器件可配置为麦克风和/或扬声器，且第二mems器件可配置为加速度计(例如，语音加速度计)。封装结构具有开口(即，入口)且配置成提供对第一mems器件和第二mems器件的保护，同时开口允许声波到达固持第一mems器件和第二mems器件的封装结构的空腔。第一mems器件具有直接上覆于封装结构的开口的可移动部件。第二mems器件包括一或多个弹簧和可移动元件，所述可移动元件安置在空腔内且上覆于从开口横向偏移的封装结构的表面。此外，在封装结构内，第一mems器件可电耦合到安置在空腔内的第一专用集成电路(application-specific integrated circuit；asic)，且第二mems器件可电耦合到安置在空腔内的第二asic。第一asic配置成控制和/或接收来自第一mems器件的电信号，且第二asic配置成控制和/或接收来自第二mems器件的电信号。73.制造具有第一mems器件和第二mems器件的电子器件的一种方式是与形成第二mems器件分离地形成第一mems器件。举例来说，可在第一衬底上用可移动元件制造第一mems器件，且可在与第一衬底分离的第二衬底上用一或多个弹簧和可移动元件制造第二mems器件。此外，可用第一半导体器件(例如晶体管)制造第一asic，且可用第二半导体器件(例如晶体管)制造第二asic。可提供封装衬底以整合第一mems器件和第二mems器件以及第一asic和第二asic。然而，通过形成与第二mems器件分离的第一mems器件，与形成电子器件相关联的时间和成本显著地增加。此外，沿第二衬底单独地形成第二mems器件增加执行制造电子器件的接合工艺的数目。这增加制造工艺的难度且导致第二mems器件的损坏。74.本公开在一些实施例中涉及一种简化包括第一mems器件和第二mems器件的电子器件的制造的方法。方法包括沿单个衬底形成第一mems器件和第二mems器件,举例来说，第一mems器件可与第二mems器件沿衬底同时形成。随后，可将衬底附接(例如接合)到支撑结构(例如载体衬底)，使得第一mems器件上覆于支撑结构中的开口，且第二mems器件从开口横向偏移。这种方法减少用于单独地形成第一mems器件和第二mems器件的处理步骤的数目(例如减少所执行的接合工艺的数目)，从而减少与制造电子器件相关联的时间、困难度以及成本。此外，在单个衬底上形成第一mems器件和第二mems器件可提高第一mems器件和第二mems器件的结构完整性，从而减少mems器件的损坏。75.图1示出具有安置在半导体衬底104上的第一微机电系统(mems)器件106和第二mems器件108的电子器件100的一些实施例的横截面图。76.半导体衬底104上覆于支撑结构102(例如可称作载体衬底或封装衬底)。第一mems器件106安置在半导体衬底104的第一器件区101a内，且第二mems器件108安置在与第一器件区101a横向相邻的第二器件区101b内。介电结构120上覆于半导体衬底104。多个导电线124和多个导通孔122安置在介电结构120内且配置成将器件(例如第一mems器件106和第二mems器件108)彼此电耦合和/或电耦合到其它半导体器件(未绘示)。在各种实施例中，第一mems器件106配置为mems麦克风和/或mems扬声器，且第二mems器件108配置为加速度计或语音加速度计，使得第一mems器件106与第二mems器件108不同。在各种实施例中，半导体衬底104的中间区段104m从第一器件区101a连续地横向延伸到第二器件区101b。77.在一些实施例中，第一mems器件106具有第一mems结构，所述第一mems结构包括第一上部背板112和安置在第一上部背板112与半导体衬底104之间的隔板110。隔板110与第一上部背板112间隔开非零距离。此外，隔板110和第一上部背板112可以是导电的，这形成电容性元件。在一些实施例中，多个电接触件118a到电接触件118d上覆于半导体衬底104且电耦合到第一mems器件106和第二mems器件108。在各种实施例中，第一电接触件118a电耦合到第一上部背板112且形成电容性元件的第一端子，且第二电接触件118b电耦合到隔板110且形成电容性元件的第二端子。在一些实施例中，经由导电线124和导通孔122来实现电耦合。78.隔板110包括一或多个隔板开口109且可由介电结构120锚定在多个点处。将隔板110锚定在多个点处允许隔板110的边界相对于第一上部背板112而固定。当声波经由半导体衬底104中的衬底开口103和/或支撑结构102对第一上部背板112施加压力时，隔板110可通过声波的能量变形以使隔板110朝向或远离第一上部背板112弯曲。半导体衬底104和支撑结构102各自具有限定衬底开口103的侧壁。第一上部背板112包括空气可穿过的多个开口。第一上部背板112与隔板110之间存在空气体积空间113。空气可以经由通过第一上部背板112中的多个开口形成的空气通道和/或经由一或多个隔板开口109流出或进入空气体积空间113。当隔板110朝向或远离第一上部背板112弯曲时，空气行进出或进入空气体积空间113。通过声波使隔板110相对于第一上部背板112的弯曲移动改变隔板110与第一上部背板112之间的电容性元件的电容。电容的这种改变可以提供到配置成借助于第一电接触件118a和第二电接触件118b来测量电容的外部电路(未绘示)。所测量的电容可以转换成对应于引起空气移动的声波的声音信号。79.在其它实施例中，第二mems器件108具有包括可移动元件128、弹簧结构126以及第二上部背板134的第二mems结构。弹簧结构126各自从锚定结构132延伸到可移动元件128且配置成将可移动元件128悬挂在空腔127内和支撑结构102上方。在一些实施例中，空腔127限定在支撑结构102与第二上部背板134之间。另外，检验质量块130借助于介电结构120的区段120s连接到可移动元件128。检验质量块130悬挂在空腔127内。在操作期间，检验质量块130和/或可移动元件128与施加到可移动元件128和/或检验质量块130的外部刺激(例如运动或声波)成比例地偏转，由此可以通过测量偏转来量化外部刺激。在一些实施例中，使用可移动元件128与邻近检验质量块130的固定感测电极(未绘示)(例如，其中固定感测电极安置在支撑结构102的表面且邻接空腔127)之间的电容耦合来测量偏转。在又其它实施例中，可移动元件128和第二上部背板134是导电的且可借助于多个导电线124和多个导通孔122电耦合到第三电接触件118c和/或第四电接触件118d因此，可使用第二上部背板134与可移动元件128之间的电容耦合来测量偏转在这类实施例中，可移动元件128可配置为可移动感测电极，且第二上部背板134可配置为固定感测电极。第三电接触件118c和第四电接触件118d可配置成促进测量第二上部背板134与可移动元件128之间的电容的改变。80.另外，凭借检验质量块130借助于介电结构120的区段120s连接到可移动元件128，可提高第二mems器件108的灵敏度。举例来说，当将外部刺激(例如运动或声波)施加到第二mems器件108时，检验质量块130与外部刺激成比例地偏转且继而使得可移动元件128偏转，使得使用可移动元件128与第二上部背板134之间的电容耦合来测量偏转。在又其它实施例中，如果省略检验质量块130(未绘示)，那么可移动元件128将不偏转到相对较小的外部刺激和/或可花费更长时间来响应于外部刺激开始偏转。因此，检验质量块130增加第二mems器件108的一或多个可移动结构(即，感测结构)的大小和重量，从而提高第二mems器件108的灵敏度和性能。在一些实施例中，第二上部背板134配置成刚性或静止，使得第二上部背板134响应于外部刺激而偏转最小或第二上部背板134响应于外部刺激而不偏转。81.在各种实施例中，第一上部背板112和第二上部背板134分别包括上覆于抗静摩擦层114的导电层116抗静摩擦层114可例如配置成防止第一上部背板112和第二上部背板134与下伏层和/或结构(例如隔板110或可移动元件128)之间的静摩擦，从而提高第一mems器件106和第二mems器件108的性能和耐久性。82.在一些实施例中，在制造电子器件100期间,第一mems器件106与第二mems器件108同时形成在半导体衬底104上方。举例来说，隔板110、弹簧结构126以及可移动元件128可彼此同时形成，且第一上部背板112和第二上部背板134可彼此同时形成。随后，半导体衬底104可附接(例如接合)到支撑结构102，使得第一mems器件106直接上覆于支撑结构102中的衬底开口103。这部分地减少用于形成第一mems器件106和第二mems器件108的处理步骤的数目，从而减少与制造电子器件100相关联的时间和成本。此外，在半导体衬底104上形成第一mems器件106和第二mems器件108可提高第一mems器件106和第二mems器件108的结构完整性，从而提高电子器件100的耐久性。83.图2示出具有打线接合到第一互补型金属氧化物半导体(cmos)集成电路(ic)管芯202a的第一mems器件106和打线接合到第二cmos ic管芯202b的第二mems器件108的集成芯片200的一些实施例的横截面图。84.集成芯片200包括与第二mems器件108横向相邻的第一mems器件106，且所述第一mems器件106和所述第二mems器件108均安置在半导体衬底104上。第一mems器件106和第二mems器件108安置在包括支撑结构102(例如载体衬底)和外壳结构201的封装结构内。封装结构限定封装空腔203，其中第一mems器件106和第二mems器件108安置在封装空腔203内且邻接封装空腔203。第一cmos ic管芯202a和第二cmos ic管芯202b可各自配置为专用集成电路(asic)，所述专用集成电路配置成分别控制和/或接收来自第一mems器件106和第二mems器件108的电信号。第一mems器件106和第二mems器件108以及第一cmos ic管芯202a和第二cmos ic管芯202b安置在支撑结构102上。在一些实施例中，到封装结构的封装开口(即，入口)可以是第一mems器件106的衬底开口103，使得进入或离开封装空腔203的任何空气穿过第一mems器件106。85.第一cmos ic管芯202a和第二cmos ic管芯202b分别包括cmos衬底210、上覆于cmos衬底210的后段工艺(back-end-of-line，beol)金属化堆叠212、上覆于beol金属化堆叠212的多个接合垫218以及安置在cmos衬底210上/上方的多个半导体器件208。在一些实施例中，beol金属化堆叠212包括beol介电结构213、多个内连线216以及多个内连线通孔214。内连线216和内连线通孔214安置在beol介电结构213内且配置成提供到多个半导体器件208的电连接。在各种实施例中，cmos衬底210和beol金属化堆叠212包括例如半导体器件208(例如晶体管)的电子组件和/或其它电子组件(未绘示)，例如一或多个电容器、电阻器、电感器、二极管、存储器器件、其它电子组件或前述的任何组合。beol介电结构213可包括一或多个介电层，所述介电层可分别包括低k介电质(例如具有介电常数小于约3.9的介电材料)、氧化物(例如二氧化硅)、另一介电材料或前述的任何组合。在其它实施例中，内连线通孔214和内连线216可例如分别是或包括铝、铜、钨、钌、钛、氮化钽、氮化钛、另一导电材料或前述的任何组合。86.在各种实施例中，焊球204安置在多个电接触件118a到电接触件118d中的每一电接触件上方。焊球204提供用于多个接合线206的接触点。多个接合垫218上覆于beol金属化堆叠212中的内连线216的顶部层，且提供用于接合线206的线接合位置。在其它实施例中，半导体器件208借助于beol金属化堆叠212、接合线206以及接合垫218电耦合到多个电接触件118a到电接触件118d。在又其它实施例中，第一cmos ic管芯202a配置成将电信号(例如控制信号)提供到第一mems器件106和/或从第一mems器件106接收电信号，且第二cmos ic管芯202b配置成将电信号(例如控制信号)提供到第二mems器件108和/或从第二mems器件108接收电信号。第一cmos ic管芯202a配置成在接通状态与断开状态之间切换第一mems器件106，且第二cmos ic管芯202b配置成在接通状态与断开状态之间切换第二mems器件108。87.在一些实施例中，当第二mems器件108(例如语音加速度计)响应于外部刺激(例如运动、振动、声波等)而检测可移动元件128和/或检验质量块130的移动时，那么第一cmos ic管芯202a和/或第二cmos ic管芯202b配置成将第一mems器件106(例如mems麦克风)切换到接通状态。此外，当第二mems器件108(例如语音加速度计)在设置的持续时间内没有检测到可移动元件128和/或检验质量块130的移动时，那么第一cmos ic管芯202a和/或第二cmos ic管芯202b配置成将第一mems器件106(例如mems麦克风)切换到断开状态。因此，当第二mems器件108没有检测到运动、振动以及/或声波时，可断开第一mems器件106(例如mems麦克风)，从而减少集成芯片200的功率消耗。此外，集成芯片200可如上文所描述基于第二mems器件108对移动的检测而在接通状态与断开状态之间切换，从而进一步减少集成芯片200的功率消耗。另外，凭借检验质量块130提高第二mems器件108的灵敏度，可更快速地且更准确地设置第一mems器件106的功率状态，从而提高集成芯片200的性能。88.在各种实施例中，半导体衬底104包括硅、单晶硅、块状硅、另一半导体材料等等。在其它实施例中，检验质量块130是半导体衬底104的部分且包括与半导体衬底104相同的材料(例如单晶硅)。此外，隔板110、导通孔122、导电线124、锚定结构132、弹簧结构126以及可移动元件128可例如是或包括多晶硅、氮化铝、锆钛酸铅(pzt)、另一合适的材料或前述的任何组合。抗静摩擦层114可包括第一材料(例如氮化硅)，且导电层116可包括不同于第一材料的第二材料(例如多晶硅、氮化铝、pzt等)。介电结构120可例如是或包括一或多个介电层，所述介电层可分别包括低k介电材料、氧化物(例如二氧化硅)、另一介电材料或前述的任何组合。此外，多个电接触件118a到电接触件118d可例如是或包括铝、铜、氮化钛、钨、金、另一合适的导电材料或前述的任何组合。89.在一些实施例中，第一上部背板112和第二上部背板134分别具有在约0.1微米(um)到约1微米、小于约1微米或另一合适的值的范围内的第一厚度t1。在其它实施例中，隔板110、弹簧结构126以及/或可移动元件128分别具有约0.3微米到约4微米、小于约4微米或另一合适的值的第二厚度t2。此外，限定在隔板110与第一上部背板112之间和限定在可移动元件128与第二上部背板134之间的感测间隙205在约1微米到约10微米、小于约10微米或另一合适的值的范围内。在又其它实施例中，检验质量块130的第一宽度w1在约10微米到约900微米或另一合适的值的范围内。在各种实施例中，如果检验质量块130的第一宽度w1相对较小(例如小于约10微米)，那么检验质量块130的大小相对较小且第二mems器件108的灵敏度减小，由此降低集成芯片200的总体性能。在又其它实施例中，如果检验质量块的第一宽度w1相对较大(例如大于约900微米)，那么检验质量块130的大小增加且可能更容易变得粘附到半导体衬底104的侧壁和/或支撑结构102的表面。这部分地可防止第二mems器件108检测外部刺激，由此降低集成芯片200的性能。90.在一些实施例中，弹簧结构126的每一区段的第二宽度w2可在约0.1微米到约3微米、小于约3微米或另一合适的值的范围内。在各种实施例中，弹簧结构126的相邻区段之间的距离d1可在约2微米到约6微米、大于约2微米或另一合适的值的范围内。在又其它实施例中，尽管第一mems器件106可配置为包括安置在隔板110上方的单个背板(例如第一上部背板112)的mems麦克风，但应了解，第一mems器件106可配置为包括两个背板的mems麦克风，使得第一mems器件106还包括安置在隔板110与半导体衬底104之间的第一下部背板(未绘示)。91.图3到图11示出根据本公开的形成具有安置在半导体衬底上第一微机电系统(mems)器件和第二mems器件的电子器件的方法的一些实施例的横截面图300到横截面图1100。虽然参看方法描述图3到图11中所绘示的横截面图300到横截面图1100，但应了解，图3到图11中所绘示的结构不限于所述方法而实际上可单独独立于所述方法。此外，尽管将图3至图11描述为一系列动作，但应了解，这些动作不具有限制性，因为动作的次序可在其它实施例中更改，且所公开的方法还适用于其它结构。在其它实施例中，可完全或部分地省略所示出和/或描述的一些动作。92.如图3的横截面图300中所绘示，第一介电层302形成在半导体衬底104上方且多个导通孔122的第一层形成在第一介电层302内。第一介电层302可通过化学气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积(ald)、或另一合适的沉积或生长工艺沉积在半导体衬底104上方。在各种实施例中，用于形成多个导通孔122的第一层的工艺包括：在第一介电层302上方形成掩模层(未绘示)；根据掩模层图案化第一介电层302以在第一介电层302内限定多个通孔开口；在通孔开口内沉积导电材料(例如多晶硅)；以及对导电材料执行平坦化工艺(例如化学机械平坦化(cmp)工艺)。在各种实施例中，导电材料通过cvd、pvd、溅射、电镀敷、无电镀敷、或另一合适的沉积或生长工艺进行沉积。在又其它实施例中，可执行平坦化工艺以使得第一介电层302的顶部表面和导通孔122的顶部表面共面。93.如图4的横截面图400中所绘示，第二介电层402形成在第一介电层302上方。此外，多个导电线124的第一层、隔板110、锚定结构132、弹簧结构126以及可移动元件128形成在第一介电层302上方。隔板110安置在半导体衬底104的第一器件区101a内，且锚定结构132、弹簧结构126以及可移动元件128横向安置在半导体衬底104的第二器件区101b内。94.在各种实施例中，用于形成多个导电线124的第一层、隔板110、锚定结构132、弹簧结构126以及可移动元件128的工艺包括：在第一介电层302上方沉积(例如通过cvd、pvd、溅射、电镀敷、无电镀敷等)导电材料(例如氮化铝、pzt、多晶硅等)；在导电材料上方形成掩模层(未绘示)；以及根据掩模层图案化导电材料以限定多个导电线124的第一层、隔板110、锚定结构132、弹簧结构126以及可移动元件128。此外，第二介电层402可通过cvd、pvd、ald、或另一合适的生长或沉积工艺沉积在导电线124、隔板110、锚定结构132、弹簧结构126以及可移动元件128上方。在其它实施例中，隔板110、锚定结构132、弹簧结构126以及可移动元件128可分别形成有约0.3微米到约4微米、小于约4微米或另一合适的值的第二厚度t2。在一些实施例中，多个导电线124的第一层、隔板110、锚定结构132、弹簧结构126以及可移动元件128彼此同时形成。95.如图5的横截面图500中所绘示，第三介电层502形成在第二介电层402上方且多个导通孔122的第二层形成在第三介电层502内。第三介电层502可通过cvd、pvd、ald、或另一合适的沉积或生长工艺沉积在第二介电层402上方。在一些实施例中，用于形成多个导通孔122的第二层的工艺包括：在第三介电层502上方形成掩模层(未绘示)；根据掩模层图案化第三介电层502以在第三介电层502内限定多个通孔开口；在通孔开口内沉积导电材料(例如多晶硅)；以及对导电材料执行平坦化工艺(例如cmp工艺)。在各种实施例中，导电材料通过cvd、pvd、溅射、电镀敷、无电镀敷、或另一合适的沉积或生长工艺进行沉积。在又其它实施例中，可执行平坦化工艺以使得第三介电层502的顶部表面和第二层中的导通孔122的顶部表面共面。96.如图6的横截面图600中所绘示，第四介电层602、多个导电线124的第二层、第一上部背板112以及第二上部背板134形成在第三介电层502上方，从而在第一器件区101a内限定第一mems器件106且在第二器件区101b内限定第二mems器件108。第一上部背板112安置在第一器件区101a内且上覆于隔板110，且第二上部背板134安置在第二器件区101b内且上覆于可移动元件128。97.在各种实施例中，用于形成多个导电线124的第二层、第一上部背板112以及第二上部背板134的工艺包括：在第三介电层502上方沉积(例如通过cvd、pvd、溅射、电镀敷、无电镀敷等)抗静摩擦层114；在抗静摩擦层114上方沉积导电层116；在导电层116上方形成掩模层(未绘示)；以及根据掩模层图案化抗静摩擦层114和导电层116以限定多个导电线124的第二层、第一上部背板112以及第二上部背板134。此外，第四介电层602可通过cvd、pvd、ald、或另一合适的生长或沉积工艺沉积在第一上部背板112和第二上部背板134上方。在其它实施例中，第一上部背板112和第二上部背板134可分别形成有在约0.1微米(um)到约1微米、小于约1微米或另一合适的值的范围内的第一厚度t1。在一些实施例中，多个导电线124的第二层、第一上部背板112以及第二上部背板134彼此同时形成。98.抗静摩擦层114可例如是或包括氮化硅或另一合适的材料。导电层116可例如是或包括多晶硅、压电材料(例如氮化铝、pzt等)等等。在一些实施例中，用于形成第一mems器件106和第二mems器件108的工艺包括图3到图6中所示出的和/或所描述的处理步骤。在各种实施例中，第一mems器件106可与第二mems器件108同时形成，由此减少用于形成第一mems器件106和第二mems器件108的处理步骤的数目。在又其它实施例中，第一介电层302、第二介电层402、第三介电层502以及第四介电层602为介电结构120的部分。99.如图7的横截面图700中所绘示，多个电接触件118a到电接触件118d形成在多个导电线124上方的介电结构120内。在各种实施例中，电接触件118a到电接触件118d可通过一或多个沉积工艺、一或多个图案化工艺、一或多个平坦化工艺或其它合适的处理步骤形成。在各种实施例中，电接触件118a到电接触件118d可例如是或包括铝、铜、氮化钛、钨、金、另一合适的导电材料或前述的任何组合。100.如图8的横截面图800中所绘示，下部掩模层802形成在半导体衬底104的底部表面上，且上部掩模层804形成在电接触件118a到电接触件118d上方。另外，根据下部掩模层802对半导体衬底104执行第一图案化工艺以在半导体衬底104内形成开口806。在各种实施例中，第一图案化工艺包括执行干式刻蚀工艺，例如等离子刻蚀工艺和/或反应离子深刻蚀(deep reactive-ion etching，drie)工艺。第一图案化工艺限定第一器件区101a内的隔板110正下方的第一开口，以及第二器件区101b内的可移动元件128和弹簧结构126正下方的第二开口。101.如图9的横截面图900中所绘示，第二下部掩模层902沿半导体衬底104的下部表面形成，且根据下部掩模层802和第二下部掩模层902对半导体衬底104执行第二图案化工艺。第二图案化工艺在第一器件区101a内的半导体衬底104内形成衬底开口103，且在第二器件区101b内形成检验质量块130和开口。在各种实施例中，衬底开口103和检验质量块130同时形成。在其它实施例中，第二图案化工艺包括执行干式刻蚀工艺，例如等离子刻蚀工艺和/或drie工艺。此外，形成检验质量块130以使得其具有在约10微米到约900微米或另一合适的值的范围内的第一宽度w1。在一些实施例中，用于形成衬底开口103和检验质量块130的工艺包括图8和图9中所示出和/或所描述的处理步骤。102.如图10的横截面图1000中所绘示，根据下部掩模层(图9的802)、上部掩模层(图9的804)以及第二下部掩模层(图9的902)对图9的结构执行第三图案化工艺。在一些实施例中，第三图案化工艺包括执行湿式刻蚀工艺且将图9的结构暴露于一种或多种湿式刻蚀剂。在各种实施例中，第三图案化工艺移除介电结构120的部分，从而限定隔板110与第一上部背板112之间的空气体积空间113。在执行第三图案化工艺之后，执行移除工艺以移除下部掩模层(图9的802)、上部掩模层(图9的804)以及第二下部掩模层(图9的902)。103.如图11的横截面图1100中所绘示，半导体衬底104接合到支撑结构102。在一些实施例中，将半导体衬底104接合到支撑结构102包括执行熔融接合工艺或另一接合工艺。此外，在执行接合工艺之后，电接触件118a到电接触件118d打线接合到第一cmos ic管芯202a和第二cmos ic管芯202b。随后，外壳结构201形成在支撑结构102上方，从而限定封装空腔203。外壳结构201和支撑结构102是封装结构的部分。在一些实施例中，到封装结构的开口(即，入口)可以是衬底开口103，使得进入或离开封装空腔203的任何空气穿过第一mems器件106。凭借第一mems器件106和第二mems器件108沿半导体衬底104同时形成，减少了用于形成图11的结构的处理步骤的数目。此外，用于形成第二mems器件108的接合工艺的数目减少，从而提高第一mems器件106和第二mems器件108的结构完整性且减少对第一mems器件106和第二mems器件108的损坏。104.图12示出根据本公开的形成具有安置在半导体衬底上的第一微机电系统(mems)器件和第二mems器件的电子器件的方法1200。尽管将方法1200示出和/或描述为一系列动作或事件，但是应了解，所述方法不限于所示出的次序或动作。因此，在一些实施例中，动作可以与所示出的次序不同的次序进行，且/或可同时进行。此外，在一些实施例中，所示出的动作或事件可细分成多个动作或事件，所述动作或事件可与其它动作或子动作在不同时间进行或同时进行。在一些实施例中，可省略一些所示出的动作或事件，且可包含其它未示出的动作或事件。105.在动作1202处，在半导体衬底上方形成隔板、可移动元件以及弹簧结构。图4示出对应于动作1202的一些实施例的横截面图400。106.在动作1204处，在隔板上方形成第一上部背板，且在可移动元件和弹簧结构上方形成第二上部背板。图6示出对应于动作1204的一些实施例的横截面图600。107.在动作1206处，在半导体衬底上方形成介电结构。图3到图6示出对应于动作1206的一些实施例的横截面图300到横截面图600。108.在动作1208处，在半导体衬底上方形成多个电接触件。图7示出对应于动作1208的一些实施例的横截面图700。109.在动作1210处，对半导体衬底执行一或多个图案化工艺以在隔板下形成衬底开口，且在可移动元件下形成检验质量块。图8和图9示出对应于操作1210的一些实施例的横截面图800和横截面图900。110.在动作1212处，对介电结构执行图案化工艺以限定第一上部背板、第二上部背板、隔板、可移动元件以及弹簧结构周围的空气体积空间。图10示出对应于动作1212的一些实施例的横截面图1000。111.在动作1214处，将半导体衬底接合到支撑结构。图11示出对应于动作1214的一些实施例的横截面图1100。112.在动作1216处，将多个电接触件打线接合到第一互补型金属氧化物半导体(cmos)集成电路(ic)管芯和第二cmos ic管芯。图11示出对应于动作1216的一些实施例的横截面图1100。113.在动作1218处，在支撑结构上方形成外壳结构，由此限定封装空腔。图11示出对应于动作1218的一些实施例的横截面图1100。114.因此，在一些实施例中，本公开涉及在半导体衬底上方彼此同时形成第一mems器件和第二mems器件，其中第一mems器件不同于第二mems器件。115.在一些实施例中，本技术案提供一种电子器件，包括：半导体衬底，具有与第二表面相对的第一表面，其中半导体衬底至少部分地限定空腔；第一微机电系统(mems)器件，沿半导体衬底的第一表面安置，其中第一mems器件包括第一背板和与第一背板竖直分离的隔板；第二mems器件，沿半导体衬底的第一表面安置，其中第二mems器件包括弹簧结构和可移动元件，其中弹簧结构配置成将可移动元件悬挂在空腔中；且其中半导体衬底的区段从第一mems器件的侧壁下方连续地横向延伸到第二mems器件的侧壁下方。116.在一些实施例中，所述半导体衬底包括沿所述可移动元件安置的检验质量块。在一些实施例中，所述的电子器件，还包括：介电结构，安置在所述可移动元件与所述检验质量块之间，其中所述介电结构直接接触所述可移动元件的底部表面且直接接触所述检验质量块的顶部表面。在一些实施例中，所述半导体衬底和所述检验质量块包括单晶硅，其中所述第一背板、所述隔板、所述弹簧结构以及所述可移动元件包括多晶硅。在一些实施例中，所述的电子器件，还包括：支撑结构，沿所述半导体衬底的所述第二表面安置，其中所述支撑结构包括限定开口的侧壁，其中所述第一微机电系统器件直接上覆于所述开口，且其中所述第二微机电系统器件从所述开口横向偏移非零距离。在一些实施例中，所述的电子器件，还包括：外壳结构，上覆于所述支撑结构，其中所述外壳结构横向地包围所述第一微机电系统器件和所述第二微机电系统器件。在一些实施例中，所述的电子器件，还包括：第一互补型金属氧化物半导体集成电路管芯，安置在所述支撑结构上方且打线接合到所述第一微机电系统器件；以及第二互补型金属氧化物半导体集成电路管芯，安置在所述支撑结构上方且打线接合到所述第二微机电系统器件。在一些实施例中，所述半导体衬底横向地安置在所述第一互补型金属氧化物半导体集成电路管芯与所述第二互补型金属氧化物半导体集成电路管芯之间。117.在一些实施例中，本技术案提供一种电子器件，包括：第一微机电系统(mems)器件，沿半导体衬底的第一表面安置，其中第一mems器件包括第一背板和与第一背板竖直分离的隔板；以及第二mems器件，沿半导体衬底的第一表面安置，其中第二mems器件包括弹簧结构、可移动元件以及第二背板，其中第二背板与可移动元件和弹簧结构竖直地分离，其中第一背板的顶部表面与第二背板的顶部表面竖直对准。118.在一些实施例中，所述第一背板和所述第二背板分别包括上覆于抗静摩擦层的导电层，其中所述导电层包括第一导电材料，且所述抗静摩擦层包括不同于所述第一导电材料的第二导电材料。在一些实施例中，所述第二微机电系统器件还包括在所述可移动元件的相对侧上间隔开的锚定结构对，其中所述弹簧结构从对应锚定结构连续地延伸到所述可移动元件。在一些实施例中，所述半导体衬底的中间区段直接下伏于所述隔板的外部部分，其中所述锚定结构对的内部锚定结构直接上覆于所述中间区段。在一些实施例中，所述第一背板和所述第二背板具有第一厚度，其中所述隔板和所述可移动元件具有大于所述第一厚度的第二厚度。在一些实施例中，所述第一微机电系统器件配置为麦克风，且所述第二微机电系统器件配置为加速度计。在一些实施例中，所述半导体衬底从所述第一微机电系统器件的第一外侧壁下方连续地横向延伸到所述第二微机电系统器件的第二外侧壁下方。119.在一些实施例中，本技术案提供一种用于制造电子器件的方法，方法包括：提供具有与第二表面相对的第一表面的半导体衬底；沿半导体衬底的第一表面形成第一微机电系统(mems)器件，其中第一mems器件包括第一背板和与第一背板竖直分离的隔板；以及沿半导体衬底的第一表面形成第二mems器件，其中第二mems器件包括弹簧结构和可移动元件，其中第二mems器件从第一mems器件横向偏移非零距离，其中第一mems器件和第二mems器件同时形成。120.在一些实施例中，所述的用于制造电子器件的方法，还包括：图案化所述半导体衬底，以在所述可移动元件下方形成检验质量块，且在所述隔板下方形成衬底开口，其中所述衬底开口和所述检验质量块同时形成。在一些实施例中，所述的用于制造电子器件的方法，还包括：在所述可移动元件和所述弹簧结构上方形成第二背板，其中所述第一背板和所述第二背板同时形成。在一些实施例中，形成所述隔板、所述弹簧结构以及所述可移动元件包括：在所述半导体衬底上方沉积导电材料；以及图案化所述导电材料以彼此同时地限定所述隔板、所述弹簧结构以及所述可移动元件。在一些实施例中，所述的用于制造电子器件的方法，还包括：将所述第一微机电系统器件和所述第二微机电系统器件接合到支撑结构；将第一互补型金属氧化物半导体集成电路管芯打线接合到所述第一微机电系统器件；以及将第二互补型金属氧化物半导体集成电路管芯打线接合到所述第二微机电系统器件。121.前文概述若干实施例的特征，使得本领域的技术人员可以更好地理解本公开的各方面。本领域的技术人员应了解，其可容易地将本公开用作设计或修改用于进行本文中所引入的实施例的相同目的和/或达成相同优势的其它工艺和结构的基础。本领域的技术人员还应认识到，这些等效构造并不脱离本公开的精神和范围，且可以在不脱离本公开的神和范围的情况下在本文中进行各种改变、替代以及更改。