一种芯片封装结构的制作方法

本发明涉及半导体制造，特别是涉及一种芯片封装结构。

背景技术：

1、随着人工智能(ai)、5g通讯和物联网(iot)的发展，电子器件微小化和高传输速率、大容量和低功耗等高性能的需求，将多种类功能的芯片集成在一个封装结构内，可以实现成倍储存量扩容、增强系统性功能等需求。多功能芯片的系统集成是从封装技术出发，对不同芯片进行平面排布或叠加集成，将多颗具有不同功能的芯片、其他器件等组合到一起，实现特定功能的标准封装电子装备。

2、除了平面排列的多芯片集成，三维堆叠封装结构可以让更多的芯片实现近距离互连，减小封装器件的体积，更重要的是改善了多芯片连接时的电学性质。在这种结构里，两层以上的封装单元自下而上堆叠在一起，中间可以借助介质层来传输信号，或者直接通过重布线层、引线键合形式来实现信号传输。三维堆叠封装就是利用各种堆叠封装技术，通过互连和其他微加工技术在芯片或模块结构的z轴方向上形成三维体积叠加、信号互连，在同样数量的芯片条件下，堆叠制备的封装器件体积最小，但是功能最强大。三维堆叠是实现高性能封装模块最有效的封装技术方案。

3、对于高端电子器件的封装，通常采用硅通孔(tsv)转接板实现芯片间的信号互连；然而tsv的设计工艺复杂，会导致芯片封装的工艺成本大幅提高。因此，对于芯片封装而言，如何在保证供电需求的同时，避免采用tsv技术来降低制作成本，成为目前很有必要解决的问题。

技术实现思路

1、旨在至少解决现有技术中存在的技术问题之一，本发明提供一种芯片封装结构，其能够无需采用硅通孔即可满足芯片的供电，避免了因采用硅通孔技术而导致工艺成本较高的问题。

2、为了实现上述目的，本发明提供了一种芯片封装结构，包括第一线路结构、第二线路结构、第三线路结构、第一芯片和第二芯片；第一线路结构包括第一电源/接地线路；第二线路结构包括第二电源/接地线路；所述第三线路结构设于第一线路结构和第二线路结构之间，所述第三线路结构包括用于传输信号的信号线路；所述第一芯片设于第一线路结构和所述第三线路结构之间，所述第一芯片具有相对的第一表面和第二表面，所述第一表面与所述第一线路结构连接，所述第二表面和第三线路结构连接；所述第二芯片设于第二线路结构和所述第三线路结构之间，所述第二芯片具有相对的第三表面和第四表面，所述第三表面和所述第三线路结构连接，所述第四表面和第二线路结构连接。

3、在一些实施方式中，所述第三线路结构的厚度大于所述第一线路结构的厚度，所述第三线路结构的厚度大于所述第二线路结构的厚度。

4、在一些实施方式中，所述第三线路结构的线路宽度大于等于第一线路结构的线路宽度，所述第三线路结构的线路宽度大于等于第二线路结构的线路宽度。

5、在一些实施方式中，所述第一线路结构与所述第一表面通过第一垂直互连结构连接。

6、可选地，所述第一垂直互连结构为微凸点、铜柱、焊球中的一种或者多种。

7、在一些实施方式中，所述第二表面包括第一交叠区域和第一非交叠区域，所述第三表面包括第二交叠区域和第二非交叠区域，所述第一交叠区域和第二交叠区域交叠，所述第一非交叠区域和所述第四表面不交叠，所述第二非交叠区域和所述第二表面不交叠，所述第一交叠区域和所述第三线路结构连接，所述第二交叠区域和所述第三线路结构连接。

8、在一些实施方式中，所述第三线路结构与所述第一交叠区域通过第二垂直互连结构连接。

9、在一些实施方式中，所述第三线路结构与所述第二交叠区域通过第三垂直互连结构连接。

10、在一些实施方式中，所述第二线路结构与所述第四表面通过第四垂直互连结构连接。

11、在一些实施方式中，还包括第一塑封层和第二塑封层，所述第一塑封层设于第一线路结构和第三线路结构之间并包裹覆盖所述第一芯片；所述第二塑封层设于第二线路结构和第三线路结构之间并包裹覆盖所述第二芯片。

12、本发明实施例提供的一种芯片封装结构与现有技术相比，其有益效果在于：（1）、通过将第一芯片设于第一线路结构和第三线路结构之间，和将第二芯片设于第二线路结构和第三线路结构之间，能够使第一线路结构和第二线路结构的电源线路和第三线路结构的信号线路进行分层走线，采用分层走线能够使得电源线路和信号线路具有足够的间距以减少电源线路对于信号线路的电磁干扰，从而能够确保信号线路的高频信号的质量。

13、（2）、可以通过第一线路结构和第二线路结构分别给第一芯片和第二芯片进行直接供电，以满足芯片的供电需求，即本发明所提供的芯片封装结构无需采用硅通孔也可以满足第一芯片和第二芯片的供电，避免了因采用硅通孔技术而导致工艺成本较高的问题。

14、（3）、通过第三线路结构可以实现第一芯片和第二芯片之间的互连，从而能够缩短了第一芯片和第二芯片间的互连路径，降低了信号延迟，提高了芯片间的通信速率。

技术特征：

1.一种芯片封装结构，其特征在于，包括：

2.根据权利要求1所述的芯片封装结构，其特征在于，所述第三线路结构（3）的厚度大于所述第一线路结构（1）的厚度，所述第三线路结构（3）的厚度大于所述第二线路结构（2）的厚度。

3.根据权利要求1所述的芯片封装结构，其特征在于，所述第三线路结构（3）的线路宽度大于等于第一线路结构（1）的线路宽度，所述第三线路结构（3）的线路宽度大于等于第二线路结构（2）的线路宽度。

4.根据权利要求1所述的芯片封装结构，其特征在于，所述第一线路结构（1）与所述第一表面（41）通过第一垂直互连结构（10）连接。

5.根据权利要求4所述的芯片封装结构，其特征在于，所述第一垂直互连结构（10）为微凸点、铜柱、焊球中的一种或者多种。

6.根据权利要求1所述的芯片封装结构，其特征在于，所述第二表面（42）包括第一交叠区域（421）和第一非交叠区域（422），所述第三表面（51）包括第二交叠区域（511）和第二非交叠区域（512），所述第一交叠区域（421）和第二交叠区域（511）交叠，所述第一非交叠区域（422）和所述第四表面（52）不交叠，所述第二非交叠区域（512）和所述第二表面（42）不交叠，所述第一交叠区域（421）和所述第三线路结构（3）连接，所述第二交叠区域（511）和所述第三线路结构（3）连接。

7.根据权利要求6所述的芯片封装结构，其特征在于，所述第三线路结构（3）与所述第一交叠区域（421）通过第二垂直互连结构（20）连接。

8.根据权利要求6所述的芯片封装结构，其特征在于，所述第三线路结构（3）与所述第二交叠区域（511）通过第三垂直互连结构（30）连接。

9.根据权利要求1所述的芯片封装结构，其特征在于，所述第二线路结构（2）与所述第四表面（52）通过第四垂直互连结构（40）连接。

10.根据权利要求1-9任一项所述的芯片封装结构，其特征在于，还包括第一塑封层（6）和第二塑封层（7），所述第一塑封层（6）设于第一线路结构（1）和第三线路结构（3）之间并包裹覆盖所述第一芯片（4）；所述第二塑封层（7）设于第二线路结构（2）和第三线路结构（3）之间并包裹覆盖所述第二芯片（5）。

技术总结本发明涉及半导体制造技术领域，公开了一种芯片封装结构，包括第一线路结构、第二线路结构、第三线路结构、第一芯片和第二芯片；第一线路结构包括第一电源/接地线路；第二线路结构包括第二电源/接地线路；所述第三线路结构设于第一线路结构和第二线路结构之间，所述第三线路结构包括信号线路；所述第一芯片设于第一线路结构和第三线路结构之间，所述第二芯片设于第二线路结构和第三线路结构之间；本发明所提供的芯片封装结构可以通过第一线路结构和第二线路结构分别给第一芯片和第二芯片进行直接供电，以满足芯片的供电需求，无需采用硅通孔也可以满足第一芯片和第二芯片的供电，避免了因采用硅通孔技术而导致工艺成本较高的问题。技术研发人员：李更,宋阳,郭以杰,李艳云受保护的技术使用者：江苏中科智芯集成科技有限公司技术研发日：技术公布日：2024/7/25