底部介质隔离的制备方法、半导体结构、器件及电子设备

本申请涉及半导体领域，尤其涉及一种底部介质隔离的制备方法、半导体结构、器件及电子设备。

背景技术：

1、全环绕栅极晶体管(gate all around fet，gaafet)的底部天然存在一个寄生的鳍式沟道，使得实际器件为上部分环栅器件和下部分寄生晶体管的并联，这一寄生沟道对整体器件性能有不可忽视的影响。为了解决这个问题，国际商业机器公司(ibm)在2019年开发了一种创新的源漏隔离技术：预先填埋底部介质隔离(bottom dielectric isolation，bdi)。形成底部介质隔离的方式包括两种：在源漏外延前形成底部隔离介质和在源漏外延后形成底部隔离介质。其中，在源漏外延后形成底部隔离介质的方法可能会损失部分源漏外延。

技术实现思路

1、本申请提供一种底部介质隔离的制备方法、半导体结构、器件及电子设备，以改善源漏外延的生长质量。

2、第一方面，本申请提供一种底部介质隔离的制备方法，上述方法包括：在衬底上依次沉积牺牲层和叠层；叠层为由第一半导体材料层和第二半导体材料层交替层叠形成的；刻蚀叠层、牺牲层和衬底，以形成鳍状结构；在鳍状结构上沉积第一绝缘材料，以形成第一浅沟槽隔离层；第一浅沟槽隔离层包裹鳍状结构；刻蚀第一浅沟槽隔离层至牺牲层与衬底的交界处，以暴露鳍状结构；在鳍状结构上形成伪栅结构；伪栅结构包裹鳍状结构的一部分；在伪栅结构和未被伪栅结构包裹的鳍状结构上沉积第一绝缘材料，以形成第二浅沟槽隔离层；第二浅沟槽隔离层包裹未被伪栅结构包裹的鳍状结构并覆盖伪栅结构；刻蚀第二浅沟槽隔离层至牺牲层与叠层的交界处，以暴露未被伪栅结构包裹的鳍状结构；刻蚀未被伪栅结构包裹的鳍状结构，并形成源漏结构；刻蚀第二浅沟槽隔离层至牺牲层与衬底的交界处，以暴露牺牲层；去除牺牲层，以在叠层、源漏结构与衬底之间形成第一间隙；在第一间隙中填充隔离材料，以形成底部介质隔离层。

3、在一些可能的实施方式中，在刻蚀未被伪栅结构包裹的鳍状结构，并形成源漏结构之前，上述方法还包括：在未被伪栅结构包裹的鳍状结构和伪栅结构上沉积第二绝缘材料，以形成第一侧墙结构；第一侧墙结构覆盖伪栅结构和未被伪栅结构包裹的鳍状结构；刻蚀第一侧墙结构的第一部分，以形成第二侧墙结构；第二侧墙结构覆盖伪栅结构的侧壁和叠层的侧壁的第二部分；第二部分为叠层的侧壁中靠近牺牲层的部分。

4、在一些可能的实施方式中，刻蚀未被伪栅结构包裹的鳍状结构，并形成源漏结构，包括：刻蚀未被伪栅结构包裹的鳍状结构的第三部分，以形成源漏凹槽；源漏凹槽位于第二侧墙结构内；在源漏凹槽中进行源漏外延生长，以形成源漏结构。

5、在一些可能的实施方式中，在刻蚀未被伪栅结构包裹的鳍状结构，并形成源漏结构之后，方法还包括：在源漏结构的表面沉积半导体材料，以形成第一保护层；第一保护层包裹源漏结构，并与第二侧墙结构连接。

6、在一些可能的实施方式中，牺牲层包括依次堆叠设置的第一牺牲层和第二牺牲层；去除牺牲层，以在叠层、源漏结构与衬底之间形成第一间隙，包括：刻蚀第二牺牲层，以暴露第一牺牲层；氧化去除第一牺牲层，以形成第一间隙。

7、在一些可能的实施方式中，在源漏凹槽中进行源漏外延生长，以形成源漏结构之前，上述方法还包括：在源漏凹槽中沉积半导体材料，以形成第二保护层；第二保护层位于牺牲层之上。

8、在一些可能的实施方式中，在形成底部介质隔离层的同时，上述方法还包括：在源漏结构和伪栅结构上沉积隔离材料，以形成第三保护层；第三保护层包裹源漏结构并覆盖伪栅结构。

9、在一些可能的实施方式中，在形成底部介质隔离层之后，上述方法还包括：去除伪栅结构，以暴露栅极凹槽；去除叠层中的第二半导体材料层，以形成间隔设置的第一半导体材料层；在栅极凹槽中沉积金属材料，以形成栅极结构；在栅极结构上进行后道工艺处理，以形成金属互连层。

10、第二方面，本申请提供一种半导体结构，半导体结构包括：衬底；间隔设置的多个第一半导体材料层，设置于衬底之上；源漏结构，外延生长于多个第一半导体材料层的两侧；底部介质隔离层，设置于源漏结构、多个第一半导体材料层与衬底之间。

11、在一些可能的实施方式中，半导体结构还包括：栅极结构；栅极结构横跨多个第一半导体材料层；外延保护层；外延保护层包裹源漏结构并覆盖栅极结构。

12、第三方面，本申请提供一种半导体器件，该半导体器件包括：如上述实施方式的半导体结构。

13、第四方面，本申请提供一种电子设备，该电子设备包括：电路板以及如上述实施例的半导体器件，半导体器件设置于电路板。

14、在本申请中，通过沉积两次浅沟槽隔离层(即第一浅沟槽隔离层和第二浅沟槽隔离层)和三次对浅沟槽隔离层进行回刻的工艺顺序，可以避免在形成底部介质隔离层的过程中损失源漏外延，进而改善源漏外延的生长质量，对沟道提供更良好的应力。

15、进一步的，本申请实施例中制备底部介质隔离层的方法，工艺简单，实现了对半导体结构的优化。

16、进一步地，底部介质隔离层可以有效抑制底部寄生沟道漏电。

17、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。

技术特征：

1.一种底部介质隔离的制备方法，其特征在于，所述方法包括：

2.根据权利要求1所述的方法，其特征在于，在所述刻蚀所述未被所述伪栅结构包裹的鳍状结构，并形成源漏结构之前，所述方法还包括：

3.根据权利要求2所述的方法，其特征在于，所述刻蚀所述未被所述伪栅结构包裹的鳍状结构，并形成源漏结构，包括：

4.根据权利要求3所述的方法，其特征在于，在所述刻蚀所述未被所述伪栅结构包裹的鳍状结构，并形成源漏结构之后，所述方法还包括：

5.根据权利要求4所述的方法，其特征在于，所述牺牲层包括依次堆叠设置的第一牺牲层和第二牺牲层；

6.根据权利要求4所述的方法，其特征在于，在所述源漏凹槽中进行源漏外延生长，以形成所述源漏结构之前，所述方法还包括：

7.根据权利要求1所述的方法，其特征在于，在形成所述底部介质隔离层的同时，所述方法还包括：

8.根据权利要求1所述的方法，其特征在于，在所述形成所述底部介质隔离层之后，所述方法还包括：

9.一种半导体结构，采用如上述权利要求1至8任一项所述的方法制备而成，其特征在于，包括：

10.根据权利要求9所述的半导体结构，其特征在于，所述半导体结构还包括：

11.一种半导体器件，其特征在于，包括：如权利要求9所述的半导体结构。

12.一种电子设备，其特征在于，包括：电路板以及如权利要求11所述的半导体器件，所述半导体器件设置于所述电路板。

技术总结本申请提供一种底部介质隔离的制备方法、半导体结构、器件及电子设备，方法包括：在衬底上形成鳍状结构；在鳍状结构上沉积第一绝缘材料，以形成第一浅沟槽隔离层；刻蚀第一浅沟槽隔离层至牺牲层与衬底的交界处，暴露鳍状结构；在鳍状结构上形成伪栅结构；在伪栅结构和未被伪栅结构包裹的鳍状结构上沉积第一绝缘材料，形成第二浅沟槽隔离层；刻蚀第二浅沟槽隔离层至牺牲层与叠层的交界处，以暴露未被伪栅结构包裹的鳍状结构；刻蚀未被伪栅结构包裹的鳍状结构，并形成源漏结构；刻蚀第二浅沟槽隔离层至牺牲层与衬底的交界处，暴露牺牲层；去除牺牲层，在叠层、源漏结构与衬底之间形成第一间隙；在第一间隙中填充隔离材料，以形成底部介质隔离层。技术研发人员：吴恒,付麒力,滕飞宇,卜伟海,武咏琴,王润声,黎明,黄如受保护的技术使用者：北京大学技术研发日：技术公布日：2024/7/25