具有低漏电及快恢复能力的屏蔽栅功率器件的制作方法

本发明涉及一种屏蔽栅功率器件，尤其是一种具有低漏电及快恢复能力的屏蔽栅功率器件。

背景技术：

1、sgt（shield gate trench，屏蔽栅极沟槽）功率器件是一种新型的功率半导体器件，与传统功率半导体器件相比，具有低导通损耗及低开关损耗的优点。sgt功率器件可包括sgt mosfet器件以及sgt igbt（insulated gate bipolar transistor）器件，其中，sgtmosfet（metal-oxide- semiconductor field-effect transistor）器件作为开关器件应用广泛，能够起到优秀的功率控制效果。

2、现有的sgt功率器件的元胞，一般由屏蔽栅和控制栅两部分组成，sgt功率器件导通时，漏极电流顺着sgt沟槽的纵向侧壁，在体区表面形成反型层沟道。当源极加正偏压时，电子沿反型层沟道，从源区传输到漏区。电子从源区通过沟道后，进入槽栅底部的外延区，然后在整个有源区的宽度内展开。

3、为了提高sgt功率器件的反向恢复效率以及反向恢复能力，目前多在有源区内集成类肖特基二极管（schottky like diode），但在有源区内集成类肖特基二极管后，会容易引起电场集中，进一步导致漏电大，雪崩能力低，会降低sgt功率器件的可靠性。

技术实现思路

1、本发明的目的是克服现有技术中存在的不足，提供一种具有低漏电及快恢复能力的屏蔽栅功率器件，其能有效降低屏蔽栅功率器件的漏电流，增强雪崩能力，提高sgt功率器件工作时的稳定性及可靠性。

2、按照本发明提供的技术方案，一种具有低漏电及快恢复能力的屏蔽栅功率器件，所述屏蔽栅功率器件包括：

3、半导体基板，呈第一导电类型；

4、有源区，分布于半导体基板的中心区域，包括若干sgt元胞以及至少一个类肖特基二极管，其中，

5、所述类肖特基二极管为沟槽型类肖特基二极管，所述类肖特基二极管包括位于有源区内的类二极管沟槽；

6、在有源区内，类二极管沟槽的槽深大于任一sgt元胞的元胞沟槽槽深。

7、对所述类肖特基二极管，包括填充于所述类二极管沟槽内的二极管电极体，其中，

8、所述二极管电极体包括槽内第一电极体以及与所述槽内第一电极体对应的槽内第二电极体，且槽内第二电极体邻近所在类二极管沟槽的槽口；

9、槽内第一电极体包括进入槽内第二电极体内的槽内第一电极体第一区域以及位于槽内第二电极体下方的槽内第一电极体第二区域，其中，

10、槽内第一电极体第一区域通过电极体隔离介质层与槽内第二电极体间隔，槽内第一电极体第二区域利用槽内场氧化层与所在类二极管沟槽的底壁以及对应的侧壁绝缘隔离；

11、槽内第二电极体利用槽内栅氧化层与所在类二极管沟槽的侧壁绝缘隔离，槽内栅氧化层的厚度小于槽内场氧化层的厚度，且槽内栅氧化层与槽内场氧化层接触；

12、槽内第一电极体、槽内第二电极体均与半导体基板上方的器件第一电极金属电连接，其中，

13、所述器件第一电极金属还与类二极管沟槽外侧相应的二极管第一导电类型源区以及横贯有源区的第二导电类型基区欧姆接触，

14、二极管第一导电类型源区以及第二导电类型基区均与所述类二极管沟槽的外侧壁接触。

15、在类二极管沟槽内，槽内第二电极体的宽度大于槽内第一电极体的宽度；

16、槽内第一电极体第一区域的宽度小于槽内第一电极体第二区域的宽度；

17、槽内第一电极体第一区域的端面位于第二导电类型基区的底面的上方；

18、槽内第二电极体邻近类二极管沟槽槽底的端面不高于第二导电类型基区的底面。

19、在有源区内，至少在所述类肖特基二极管的一侧设置自隔离单元，其中，

20、所述自隔离单元包括自隔离沟槽以及填充于所述自隔离沟槽内的隔离单元电极体；

21、所述隔离单元电极体通过隔离沟槽内氧化层与所在自隔离沟槽的侧壁以及底壁绝缘隔离；

22、所述隔离单元电极体与器件第一电极金属电连接。

23、在有源区内，自隔离沟槽的槽深与类二极管沟槽的槽深相一致；

24、隔离单元电极体的高度与槽内第一电极体的高度相一致，且隔离单元电极体的第二端端部与槽内第一电极体第一区域的端部平齐；

25、隔离单元电极体的第一端邻近所在自隔离沟槽的槽底。

26、对自隔离单元，还包括位于自隔离沟槽外侧的隔离单元第一导电类型源区，其中，

27、隔离单元第一导电类型源区位于自隔离沟槽外侧的第二导电类型基区内，且隔离单元第一导电类型源区、第二导电类型基区均与自隔离沟槽的外侧壁接触；

28、器件第一电极金属还与隔离单元第一导电类型源区以及第二导电类型基区电连接。

29、对自隔离单元，还包括设置于自隔离沟槽外侧的隔离单元第二导电类型注入区以及与所述隔离单元第二导电类型注入区对应的隔离单元外接触孔，其中，

30、所述隔离单元第二导电类型注入区贯穿自隔离沟槽外侧的第二导电类型基区，隔离单元第二导电类型注入区的掺杂浓度大于第二导电类型基区的掺杂浓度，且隔离单元第二导电类型注入区的底部位于第二导电类型基区底面的下方；

31、隔离单元第二导电类型注入区与自隔离沟槽相应的外侧壁接触，且隔离单元第二导电类型注入区与填充在隔离单元外接触孔内的器件第一电极金属欧姆接触。

32、在所述屏蔽栅功率器件的截面上，隔离单元外接触孔呈梯形状，其中，

33、隔离单元外接触孔第一端的宽度小于所述隔离单元外接触孔第二端的宽度，其中，隔离单元外接触孔第一端位于自隔离沟槽槽口的下方；

34、隔离单元外接触孔第二端的宽度大于隔离单元第二导电类型注入区的宽度，以使得隔离单元外接触孔的第二端进入自隔离沟槽的槽口区域。

35、对任一sgt元胞，在所述sgt元胞的元胞沟槽内设置sgt结构，其中，

36、所述sgt结构采用上下结构时，所述sgt结构包括元胞下电极体以及元胞上电极体，元胞上电极体位于元胞下电极体的上方，且元胞上电极体与元胞下电极体间绝缘隔离；

37、所述元胞上电极体通过元胞栅氧化层与所在元胞沟槽的侧壁绝缘隔离；

38、元胞栅氧化层的厚度大于槽内栅氧化层的厚度；

39、所述元胞上电极体与半导体基板上方的器件第二电极金属电连接，元胞下电极体与器件第一电极金属电连接。

40、在有源区内，设置若干源区接触孔单元，其中，

41、所述源区接触孔单元至少分布于相邻的两个sgt元胞之间；

42、所述源区接触孔单元包括源区接触孔以及位于所述源区接触孔正下方的接触孔下第二导电类型注入区，其中，

43、接触孔下第二导电类型注入区的掺杂浓度大于第二导电类型基区的掺杂浓度，接触孔下第二导电类型注入区位于第二导电类型基区的下方，且与对应的第二导电类型基区接触；

44、器件第一电极金属填充在源区接触孔内，且器件第一电极金属与接触孔下第二导电类型注入区、第二导电类型基区以及所填充源区接触孔两侧的元胞第一导电类型源区欧姆接触；

45、元胞第一导电类型源区与对应元胞沟槽的外侧壁接触。

46、本发明的优点：在有源区内通过设置类肖特基二极管提升屏蔽栅功率器件的快恢复能力时，可通过配置类肖特基二极管的类二极管沟槽的深度、增加自隔离单元和/或源区接触孔单元，避免漏电击穿发生在类肖特基二极管的槽内栅氧化层处，可降低屏蔽栅功率器件的漏电，提升屏蔽栅功率器件的耐压，增强屏蔽栅功率器件的雪崩能力。