SOI衬底结构及其制备方法

本发明涉及半导体器件领域，特别是涉及一种soi衬底及其制备方法。

背景技术：

1、射频(radio frequency，rf)器件需要保持较高的信号传输效率，保持较小的信号损耗，射频器件周围的衬底材料需要具有良好的绝缘性能。因此，大量rf器件、系统被制作在绝缘体上半导体(semiconductor-on-insulator，soi)衬底上。

2、在面向射频应用的soi衬底中，需要使靠近器件区域的衬底层保持高阻状态，以避免射频信号在衬底中形成较大能量损耗。然而，由于soi衬底的绝缘层中通常含有一定量的正电荷，当绝缘层与衬底层接触时，其可以吸引衬底层中的电子，并且使所吸引的电子在衬底层与绝缘层接触的界面处富集，形成较好的导电通路，造成较大的射频信号涡流损耗，一些情况下高频信号的电磁场甚至会穿透到衬底而引起串扰、寄生电容等电性能问题。图1a和图1b提供了两种典型的高电阻率soi衬底的结构示意图。

3、如图1a所示，该高电阻率soi衬底包括插置于衬底层与绝缘层之间的富陷阱多晶硅层(trap rich layer)110a，该soi衬底即为tr-soi，该多晶硅层含有较多的晶界缺陷，由于晶界缺陷可以阻挡载流子流动，因而绝缘层中的正电荷不会在多晶硅层中引入太大的射频信号损耗，而且衬底层通过多晶硅层与绝缘层分隔，免于受到绝缘层中正电荷影响。

4、如图1b所示，该高电阻率soi衬底(trap rich layer，即tr-soi)包括插置于衬底层与绝缘层之间的多孔硅层110b，由于多孔硅层具有较大的电阻率，其也可免受绝缘层中正电荷的影响。

5、尽管如此，上述的高电阻率soi衬底存在如下的不足之处：

6、一)热导率低：如图1b所示的soi衬底，多孔硅层的热导率更低，甚至会起到绝热作用，不利于位于顶功能层中的器件散热。

7、2)高温性能差：如图1a所示的soi衬底，在器件工作温度较高时，例如在200℃时，高温会引起富陷阱的多晶硅(trap-rich poly)层中产生声子激发模式，产生较多的载流子，降低该层的电阻率，使射频信号的损耗增大。

8、3)不耐受高温工艺：如图1a所示的soi衬底的trap-rich poly层，当衬底工艺温度过高时，例如超过1100℃时，会引起多晶硅的重新结晶，并降低trap-rich poly层的电阻率，因而此种soi衬底的工艺温度上限较低；如图1b所示的soi衬底的多孔硅层，其高温稳定性也较差，当工艺温度较高时，例如超过950℃时，该多孔硅层有较大概率发生团聚结合形成多晶硅层，使得原本的多孔硅层电阻率降低，机械稳定性变差，严重影响射频器件性能。

9、4)机械稳定性差：如图1b所示的soi衬底，由于多孔硅层中的孔隙率一般在50％以上，相较于单晶硅、多晶硅多孔硅层的机械强度有大幅下降，使得当该soi衬底受到一定的工艺应力、机械力冲击时，该多孔硅层容易发生变形、断裂，进而严重影响工艺稳定性。

10、因此，急需寻找一种新型的soi衬底结构。

技术实现思路

1、鉴于以上所述现有技术的缺点，本发明的目的在于提供一种soi衬底结构及其制备方法，用于解决现有的高电阻率soi衬底存在机械性能、热导率不佳等问题。

2、为实现上述目的及其他相关目的，本发明提供一种soi衬底结构，包括自下而上堆叠的衬底层、中间隔离层、绝缘层和顶功能层，所述中间隔离层具有相对设置的第一主面和第二主面，所述中间隔离层包含多晶材料组成的多晶向结构以及沿所述多晶材料的晶界分布的钝化结构，所述中间隔离层远离所述衬底层的第一主面之上交替叠置至少一绝缘层和至少一顶功能层。可选地，所述多晶材料包含选自以下项所构成的群组中一种的多晶材料或者上述的组合物：iv主族的半导体单质或半导体化合物，或者iii-v主族的半导体化合物；

3、所述多晶向结构包括不规则排列的晶粒，所述中间隔离层包括沿晶粒之间的界面腐蚀形成的多孔结构，所述钝化结构包覆于所述多孔结构；和/或，

4、所述多晶向结构包括晶柱，所述晶柱的底部与所述衬底层接触，所述中间隔离层包括沿晶柱之间的界面腐蚀形成的多孔结构，所述钝化结构包覆于所述多孔结构。

5、可选地，所述多晶向结构中单个晶粒或晶柱的晶向与所述衬底层的法线方向呈任一夹角；和/或，所述中间隔离层沿与所述衬底层的表面平行的截面处所述多晶材料的界面形成为首尾闭合结构，开放式结构中的一种或上述的组合。

6、可选地，所述中间隔离层包括沿所述多晶向结构中晶粒或晶柱的界面扩展的缝隙，其中所述缝隙自所述中间隔离层的第一主面延伸至所述衬底层。

7、可选地，所述缝隙中形成有封闭气隙，所述封闭气隙包括真空气隙、空气隙中的一种；和/或，

8、所述缝隙中填充有高电阻率材料，所述高电阻率材料包括绝缘介质材料、多孔半导体材料、纳米晶体材料、多孔绝缘介质材料、具有较宽禁带宽度的宽禁带半导体材料中的一种或上述的混合物。

9、可选地，所述中间隔离层上叠置有多层绝缘层和多层顶功能层；和/或，还包括空腔，所述空腔设置于所述绝缘层和所述顶功能层中任一者中，或两者的界面处。

10、可选地，所述衬底层的第一主面处的电阻率不小于300ω·cm；

11、所述钝化结构的厚度为介于所述多晶材料中单个化学键的长度到平均晶粒尺寸之间的特征值，所述多晶材料具有在10nm-10μm之间的平均晶粒尺寸；和/或

12、所述中间隔离层的厚度大于或等于300nm。

13、本发明还提供一种soi衬底的制备方法，包括以下步骤：

14、提供一衬底层，于所述衬底层上形成多晶材料层，所述多晶材料层包含多晶材料组成的多晶向结构；

15、选择性腐蚀或刻蚀所述多晶材料层；

16、形成沿所述多晶材料的晶界分布的钝化结构，由此得到包含所述多晶向结构及所述钝化结构的中间隔离层；

17、于所述中间隔离层之上交替形成至少一绝缘层和至少一顶功能层。

18、可选地，所述多晶向结构包括不规则排列的晶粒或晶柱，所述制备方法包括：

19、选择性腐蚀或刻蚀所述多晶材料层，沿晶粒或晶柱之间的界面腐蚀形成多孔结构；

20、对多孔结构的多晶材料进行钝化处理，形成沿所述多晶材料的晶界分布的钝化结构。可选地，所述制备方法还包括：选择性腐蚀或刻蚀所述多晶材料层，沿所述晶粒或晶柱之间的界面发生腐蚀并扩展形成缝隙；

21、其中，通过湿法腐蚀或电化学腐蚀工艺执行所述选择性腐蚀或刻蚀；

22、沿所述缝隙的界面形成钝化结构。

23、可选地，选择性腐蚀或刻蚀所述多晶材料层的步骤，包括：

24、对所述多晶材料层进行杂质掺杂和杂质扩散，杂质沿所述多晶材料的晶界的扩散速率大于所述多晶材料的晶粒内部的扩散速率；。

25、选择性腐蚀或刻蚀所述多晶材料层，沿所述多晶材料的晶界发生腐蚀并扩展形成缝隙，形成沿所述缝隙分布的多孔结构，同时多孔结构还形成于所述多晶材料层的顶面。

26、可选地，形成所述多孔结构的步骤之后，包括：

27、去除覆于所述多晶材料层的顶面之上的多孔结构，以显露出所述多晶材料层的本体；和/或，

28、所述多晶材料层的本体材料被部分去除。

29、可选地，形成所述钝化结构的步骤，包括：通过氧化处理、氮化处理、碳化处理、异质外延工艺、物理气相沉积工艺、化学气相沉积工艺、化学腐蚀工艺、电化学腐蚀工艺中的一种或多种执行所述钝化处理。

30、可选地，形成所述底部导电层之后，将所述第一埋氧层的上表面与所述中间层远离所述半导体层的表面作为键合表面进行键合之前，还包括于所述底部导电层的显露表面形成第三埋氧层的步骤。

31、可选地，形成所述钝化结构的步骤之后，包括：

32、用绝缘介质材料、多孔半导体材料、纳米晶体材料、多孔绝缘介质材料、具有较宽禁带宽度的宽禁带半导体材料中的一种或上述的混合物完全或部分地填充所述缝隙；或者，

33、用绝缘层覆盖所述中间隔离层，使所述缝隙形成为封闭气隙，所述封闭气隙包括真空气隙、空气隙中的一种。

34、本发明还提供一种soi器件，所述soi器件基于前述的soi衬底结构制备得到。

35、如上所述，本发明的soi衬底结构及其制备方法，具有以下有益效果：

36、本发明的soi衬底结构，通过于衬底层与绝缘层之间设置中间隔离层，中间隔离层包含多晶材料组成的多晶向结构，以及沿多晶材料的晶界分布的钝化结构，钝化结构可提升晶界处的能量势垒，由此抑制绝缘层的固定电荷所引入的影响，因而可以减轻射频信号的损耗和串扰；而且，中间隔离层包含晶向复杂的晶粒结构，可以使中间隔离层的导热性能未受到明显影响的情况下确保其整体具有较高的机械强度，也能够保证在较高工作温度下器件的射频性能。

37、本发明的soi衬底结构的制备方法，中间隔离层包含多晶材料组成的多晶向结构，利用晶界相对于晶粒内部易于发生电化学腐蚀，确保中间隔离层内晶粒内无明显损伤，仅沿多晶材料的晶界发生腐蚀，并且形成沿多晶材料的晶界分布的钝化结构，上述钝化工艺与现有衬底工艺、cmos工艺高度兼容，具有制造成本低、制造周期短，以及工艺一致性高等优势，可实现批量生产，能够满足产线生产需求，具有高度产业利用价值。