一种控制栅金属化的制备方法与流程

本申请涉及半导体，具体涉及一种控制栅金属化的制备方法。

背景技术：

1、镜像分栅结构可以做到一个独立器件上存储两个bit，其利用浮栅(fg)进行存储电荷，利用浮栅上方的控制栅(cg)来控制浮栅的电荷注入、擦除，以及浮栅下方沟道开启，字线(wl)辅助进行电荷擦除同时作为选择栅极。

2、按照现有的工艺流程来制备镜像分栅结构，控制栅埋在里面，上方有氧化物阻挡，无法做到和字线一起金属化形成金属硅化物，这影响了控制栅的导电性能。

技术实现思路

1、鉴于以上所述现有技术的缺点，本申请的目的在于提供一种控制栅金属化的制备方法，用于解决现有技术中控制栅不能和字线一起金属化形成金属硅化物的问题。

2、为实现上述目的及其它相关目的，本申请提供一种控制栅金属化的制备方法，包括：

3、步骤一，提供一衬底，在衬底上依次形成浮栅材料层和牺牲层；

4、步骤二，形成沟槽，其位于牺牲层部分的宽度大于位于浮栅材料层部分的宽度；

5、步骤三，在沟槽内形成隧道氧化层和第一多晶硅层后，在第一多晶硅层的顶部形成遮蔽层；

6、步骤四，去除牺牲层后，依次沉积间隔材料层和第二多晶硅层；

7、步骤五，通过自对准刻蚀形成浮栅和控制栅；

8、步骤六，形成第一侧墙材料层后，刻蚀第一侧墙材料层和遮蔽层，露出第一多晶硅层和第二多晶硅层；

9、步骤七，形成第二侧墙材料层后，刻蚀第二侧墙材料层，露出第一多晶硅层、部分第二多晶硅层和衬底的源/漏区；

10、步骤八，形成金属硅化物。

11、优选的，步骤六结束后，第一多晶硅层的顶部高于第二多晶硅层的顶部。

12、优选的，浮栅材料层包括自下而上层叠的栅介质层和栅极层。

13、优选的，牺牲层的材料包括氮化硅。

14、优选的，通过先干法刻蚀再湿法刻蚀的方法形成沟槽。

15、优选的，通过依次实施的沉积、化学机械研磨和回刻蚀在沟槽内形成隧道氧化层和第一多晶硅层。

16、优选的，通过热氧化工艺形成遮蔽层。

17、优选的，通过湿法刻蚀去除牺牲层。

18、优选的，间隔材料层包括依次层叠的氧化物、氮化硅和氧化物。

19、优选的，步骤七结束后，第一多晶硅层高出第二多晶硅层的部分的外侧为由内向外层叠的间隔材料层和第二侧墙材料层。

20、如上所述，本申请提供的控制栅金属化的制备方法，具有以下有益效果：完全自对准且工艺兼容性好，在没有额外增加工艺步骤的情况下，控制栅和字线以及源/漏端一起形成金属硅化物，有利于降低rc延迟；通过刻蚀调整字线和两边控制栅的高度差来增加工艺窗口，避免金属硅化物形成时字线和控制栅之间形成搭桥。

技术特征：

1.一种控制栅金属化的制备方法，其特征在于，所述方法包括：

2.根据权利要求1所述的方法，其特征在于，所述步骤六结束后，所述第一多晶硅层的顶部高于所述第二多晶硅层的顶部。

3.根据权利要求1所述的方法，其特征在于，所述浮栅材料层包括自下而上层叠的栅介质层和栅极层。

4.根据权利要求1所述的方法，其特征在于，所述牺牲层的材料包括氮化硅。

5.根据权利要求1所述的方法，其特征在于，通过先干法刻蚀再湿法刻蚀的方法形成所述沟槽。

6.根据权利要求1所述的方法，其特征在于，通过依次实施的沉积、化学机械研磨和回刻蚀在所述沟槽内形成所述隧道氧化层和所述第一多晶硅层。

7.根据权利要求1所述的方法，其特征在于，通过热氧化工艺形成所述遮蔽层。

8.根据权利要求1所述的方法，其特征在于，通过湿法刻蚀去除所述牺牲层。

9.根据权利要求1所述的方法，其特征在于，所述间隔材料层包括依次层叠的氧化物、氮化硅和氧化物。

10.根据权利要求1所述的方法，其特征在于，所述步骤七结束后，所述第一多晶硅层高出所述第二多晶硅层的部分的外侧为由内向外层叠的所述间隔材料层和所述第二侧墙材料层。

技术总结本申请提供一种控制栅金属化的制备方法，包括：步骤一，提供一衬底，在其上依次形成浮栅材料层和牺牲层；步骤二，形成沟槽，其位于牺牲层部分的宽度大于位于浮栅材料层部分的宽度；步骤三，在沟槽内形成隧道氧化层和第一多晶硅层后，在第一多晶硅层的顶部形成遮蔽层；步骤四，去除牺牲层后，依次沉积间隔材料层和第二多晶硅层；步骤五，自对准刻蚀形成浮栅和控制栅；步骤六，形成第一侧墙材料层后，刻蚀第一侧墙材料层和遮蔽层，露出第一多晶硅层和第二多晶硅层；步骤七，形成第二侧墙材料层后，刻蚀第二侧墙材料层，露出第一多晶硅层、部分第二多晶硅层和源/漏区；步骤八，形成金属硅化物。控制栅和字线以及源/漏区同时金属化，降低RC延迟。技术研发人员：姚杰,刘宪周受保护的技术使用者：华虹半导体（无锡）有限公司技术研发日：技术公布日：2024/7/29