通过读出放大器锁存装置的读出放大器参考电压的制作方法

本公开的实施例大体上涉及存储器装置。更具体来说，本公开的实施例涉及存储器装置的读出放大器。

背景技术：

1、通常，计算系统可包含在操作中经由电信号传达信息的电子装置。举例来说，计算系统可包含处理器，所述处理器通信地耦合到存储器装置，例如动态随机存取存储器(dram)装置、铁电随机存取存储器(feram)装置、另一随机存取存储器(ram)装置，及/或并入一种以上类型的ram的混合装置。以此方式，处理器可与存储器装置通信，举例来说，以检索可执行指令，检索要通过处理器处理的数据，及/或存储从处理器输出的数据。在一些实施例中，可使用数据近似存储器来改进能量效率。然而，近似存储器可能使数据元素暴露在错误中。与近似数据对接的一种机制是经配置以降低执行崩溃的可能性的axram。

2、axram(及其它类型的)存储器装置利用由存储器装置在读取操作期间使用的读出放大器。具体来说，存储器装置的读取电路系统利用读出放大器来接收低电压信号并放大较小电压以使存储器装置能够正确地解释数据。然而，归因于存储器装置中的大量读出放大器，甚至在单个读出放大器中的变化相对较小时，读出放大器中的资源(例如，功率及/或面积)的任何过量消耗可能影响存储器装置的资源的效率。此外，一些读出放大器可对读出放大器锁存装置(例如，nmos及/或pmos晶体管)之间的阈值电压失配敏感。

3、本公开的实施例可针对上文所阐述的问题中的一或多者。

技术实现思路

1、在一个方面中，本公开提供一种操作存储器装置的读出放大器的方法，其包括：经由锁存晶体管将参考电压施加到所述读出放大器的第一关键节点(gut node)；从对应于所述读出放大器的存储器单元向第二关键节点施通电荷；及使用所述锁存晶体管来基于所述参考电压与所述电荷之间的关系将值锁存在所述读出放大器中。

2、在另一方面中，本公开提供一种读出放大器，其包括：第一锁存晶体管，其包括：所述第一锁存晶体管的第一端子，其耦合到顶部节点；所述第一锁存晶体管的第二端子，其耦合到第一关键节点；及所述第一锁存晶体管的第三端子，其耦合到第二关键节点，其中所述第一锁存晶体管经配置以在所述第二关键节点将从对应于所述读出放大器的一或多个存储器单元接收第一电荷以进行读出时通过所述第一锁存晶体管将第一参考电压从所述顶部节点供应到所述第一关键节点，且所述第一参考电压用来解释所述第一电荷的第一逻辑值；及第二锁存晶体管，其包括：所述第二锁存晶体管的第一端子，其耦合到所述顶部节点；所述第二锁存晶体管的第二端子，其耦合到所述第二关键节点；及所述第二锁存晶体管的第三端子，其耦合到所述第一关键节点，其中所述第二锁存晶体管经配置以在所述第一关键节点将从对应于所述读出放大器的所述一或多个存储器单元接收第二电荷以进行读出时通过所述第二锁存晶体管将第二参考电压从所述顶部节点供应到所述第二关键节点，且所述第二参考电压用来解释所述第二电荷的第二逻辑值。

3、在另一方面中，本公开提供一种存储器装置，其包括：一或多个存储器单元，其经配置以存储数据；一对数字线，其耦合到所述一或多个存储器单元；及读出放大器，其耦合到所述数字线对且包括：交叉耦合晶体管，其耦合到第一节点；第一关键节点，其耦合到所述交叉耦合晶体管的第一晶体管，其中所述第一关键节点对应于所述数字线对的第一数字线，且所述第一晶体管经配置以将第一参考电压供应到所述第一关键节点；第二关键节点，其耦合到所述交叉耦合晶体管的第二晶体管，其中所述第二关键节点对应于所述数字线对的第二数字线，且所述第二晶体管经配置以将第二参考电压供应到所述第二关键节点；第三晶体管，其耦合到所述第一关键节点；第四晶体管，其耦合到所述第二关键节点；第一隔离晶体管，其耦合在所述第一数字线与所述第一关键节点之间，以在放大所述第一或第二关键节点上的电压时选择性地将所述第一数字线与所述第一关键节点解耦；及第二隔离晶体管，其耦合在所述第二数字线与所述第二关键节点之间，以在放大所述第一及第二关键节点上的电压时选择性地将所述第二数字线与所述第二关键节点解耦。

技术特征：

1.一种操作存储器装置的读出放大器的方法，其包括：

2.根据权利要求1所述的方法，其中所述锁存晶体管包括耦合到所述第一关键节点的第一锁存pmos晶体管及耦合到所述第二关键节点的第二锁存pmos晶体管。

3.根据权利要求2所述的方法，其包括将电压阈值补偿施加到所述第一及第二pmos锁存晶体管。

4.根据权利要求3所述的方法，其中施加电压阈值补偿包括：

5.根据权利要求4所述的方法，其中将所述第一pmos晶体管的所述两个端子耦合在一起包括：经由第一补偿晶体管将所述第一pmos晶体管的栅极端子及所述第一pmos晶体管的漏极端子耦合在一起，且其中将所述第二pmos晶体管的所述两个端子耦合在一起包括：经由第二补偿晶体管将所述第二pmos晶体管的栅极端子及所述第二pmos晶体管的漏极端子耦合在一起。

6.根据权利要求4所述的方法，其中在将所述第一pmos晶体管的所述两个端子耦合在一起之前执行将所述第一pmos晶体管与所述第一关键节点解耦，且在将所述第二pmos晶体管的所述两个端子耦合在一起之前执行将所述第二pmos晶体管与所述第二关键节点解耦。

7.根据权利要求6所述的方法，其中使用第一控制信号来执行将所述第一pmos晶体管与所述第一关键节点解耦及将所述第二pmos晶体管与所述第二关键节点解耦，且使用不同于所述第一控制信号的第二控制信号来执行将所述第一pmos晶体管的所述两个端子耦合在一起及将所述第二pmos晶体管的所述端子耦合在一起。

8.根据权利要求4所述的方法，其包括：

9.根据权利要求8所述的方法，其中在解耦所述第一pmos晶体管的所述两个端子之后执行将所述第一pmos晶体管重新耦合到所述第一关键节点，且在解耦所述第二pmos晶体管的所述两个端子之后执行将所述第二pmos晶体管重新耦合到所述第二关键节点。

10.一种读出放大器，其包括：

11.根据权利要求10所述的读出放大器，其包括：

12.根据权利要求11所述的读出放大器，其中所述电压电平包括0v。

13.根据权利要求11所述的读出放大器，其中将所述第一关键节点预充电到所述电压电平及将所述第二关键节点预充电到所述电压电平发生在使用所述第一参考电压对所述第一关键节点充电及使用所述第一电荷对所述第二关键节点充电之前。

14.根据权利要求11所述的读出放大器，其中将所述第一关键节点预充电到所述电压电平及将所述第二关键节点预充电到所述电压电平发生在使用所述第二参考电压对所述第二关键节点充电及使用所述第二电荷对所述第一关键节点充电之前。

15.根据权利要求10所述的读出放大器，其中所述第一锁存晶体管包括第一pmos晶体管，且所述第二锁存晶体管包括第二pmos晶体管。

16.根据权利要求10所述的读出放大器，其包括：

17.根据权利要求16所述的读出放大器，其中使用单个控制信号来控制所述第一、第二、第三及第四补偿晶体管，所述第一及第三补偿晶体管具有第一掺杂类型，且所述第二及第四补偿晶体管具有不同于所述第一掺杂类型的第二掺杂类型。

18.根据权利要求16所述的读出放大器，其中所述第一、第二、第三及第四补偿晶体管都是相同掺杂类型，使用第一控制信号来控制所述第一及第三补偿晶体管，且使用第二控制信号来控制所述第二及第四补偿晶体管。

19.一种存储器装置，其包括：

20.根据权利要求19所述的存储器装置，其中所述第一及第二晶体管包括pmos晶体管。

21.根据权利要求19所述的存储器装置，其中所述读出放大器包括阈值电压补偿电路系统，所述阈值电压补偿电路系统包括：

22.根据权利要求21所述的存储器装置，其中阈值电压补偿包括：

23.根据权利要求21所述的存储器装置，其中当所述存储器装置中的字线电压斜升时发生阈值电压补偿。

技术总结本申请案涉及通过读出放大器锁存装置的读出放大器参考电压。用于存储器装置的读出放大器包含锁存晶体管，所述锁存晶体管用于基于存储器单元中的电荷来锁存值。第一锁存晶体管经由这些锁存晶体管中的一者将参考电压施加到所述读出放大器的第一关键节点。所述读出放大器还从对应于所述读出放大器的存储器单元向第二关键节点施加电荷。所述读出放大器还基于所述参考电压与所述电荷之间的关系来将值锁存在所述读出放大器中。技术研发人员：E·卡曼受保护的技术使用者：美光科技公司技术研发日：技术公布日：2024/1/15