时钟方案电路和相关的移动双倍数据速率存储器的制作方法

本发明涉及一种时钟方案电路(clock scheme circuit)，尤其涉及一种高速移动双倍数据速率存储器(double data rate memory，ddr)。

背景技术：

1、移动ddr(也称为mddr、低功耗ddr或lpddr)是ddr sdram的一种，专门用于移动电子产品，如智能手机等。在移动ddr中，这种高速设计，其时钟方案电路可能会消耗太多功率。

2、需要一种低功耗的时钟电路方案。

技术实现思路

1、提出了一种具有低功耗的时钟方案电路。

2、根据本发明示例性实施例的时钟方案电路具有全局时钟生成器、全局时钟轨迹和本地时钟生成器。本地时钟生成器通过全局时钟轨迹耦接至全局时钟生成器以接收全局时钟信号，从而基于全局时钟信号产生本地时钟信号。本地时钟生成器有一个倍频器。产生本地时钟信号的本地时钟生成器使用倍频器将全局时钟信号的频率乘以不小于1的倍频系数。这样，相比于本地时钟信号，全局时钟信号可以是低频信号。全局时钟轨迹消耗的功率更少。时钟方案电路的功率效率很高。

3、在示例性实施例中，倍频器由乘法延迟锁定环(multiplying delay-lockedloop，mdll)提供。在另一个示例性实施例中，倍频器由将频率乘以1的电路提供(例如，延迟锁定环(delay-locked loop，dll)或锁相环(phase-looked loop，pll))。

4、在示例性实施例中，本地时钟生成器还具有提供多相生成器的倍频器。多相生成器产生分相时钟信号以进行处理以产生本地时钟信号。

5、在示例性实施例中，本地时钟生成器还具有多个相位选择多路复用器和相位插值器。每个相位选择多路复用器接收数个分相时钟信号以输出选择的两个分相时钟信号。相位插值器耦接至相位选择多路复用器的输出端，以对相位选择多路复用器选择的分相时钟信号进行相位插值，以产生本地时钟信号。在示例性实施例中，本地时钟生成器还具有驱动器，从相位插值器接收相位插值时钟信号以生成并输出本地时钟信号。在示例性实施例中，驱动器具有分频器，分频相位插值时钟信号以产生本地时钟信号。

6、在另一示例性实施例中，本地时钟生成器还具有相位选择多路复用器，接收所有分相时钟信号以输出选择的分相时钟信号以产生本地时钟信号。在这样的示例性实施例中，本地时钟生成器不使用任何消耗相当大功率的相位插值器。在一个示例性实施例中，本地时钟生成器还具有驱动器，从相位选择多路复用器接收选择的分相时钟信号以生成并输出本地时钟信号。在示例性实施例中，驱动器具有分频器，分频选择的分相时钟信号的频率以产生本地时钟信号。

7、在示例性实施例中，全局时钟生成器仅使用一个锁相环(pll)来生成全局时钟信号。切换本地时钟生成器内的倍频器，提供不同的倍频因子对全局时钟信号进行倍频，倍频因子均不小于1。

8、在另一个示例性实施例中，全局时钟生成器使用多个锁相环(pll)来生成多个全局时钟候选。在全局时钟轨迹上提供时钟门控多路复用器以选择全局时钟候选之一作为要被传送到本地时钟生成器的全局时钟信号。

9、在示例性实施例中，本地时钟生成器耦合到具有本地时钟轨迹的功能单元，并且全局时钟轨迹比本地时钟轨迹长。全局时钟轨迹可能比本地时钟轨迹长x倍。

10、在示例性实施例中，示出了一种移动双倍数据速率存储器，其包括dq单元和前述时钟方案电路。dq单元有一个发射器和一个接收器。时钟方案电路通过本地时钟轨迹向发送器、接收器或两者提供本地时钟信号。

11、下面结合附图对实施例进行详细说明。

技术特征：

1.一种时钟方案电路，包括：

2.根据权利要求1所述的时钟方案电路，其特征在于：

3.根据权利要求1所述的时钟方案电路，其特征在于：

4.根据权利要求1所述的时钟方案电路，其特征在于该本地时钟生成器还包括：

5.根据权利要求4所述的时钟方案电路，其特征在于该本地时钟生成器还包括：

6.根据权利要求5所述的时钟方案电路，其特征在于该本地时钟生成器还包括：

7.根据权利要求6所述的时钟方案电路，其特征在于该驱动器包括：

8.根据权利要求6所述的时钟方案电路，其特征在于：

9.根据权利要求4所述的时钟方案电路，其特征在于该本地时钟生成器还包括：

10.根据权利要求9所述的时钟方案电路，其特征在于该本地时钟生成器还包括：

11.根据权利要求10所述的时钟方案电路，其特征在于该驱动器包括：

12.根据权利要求10所述的时钟方案电路，其特征在于：

13.根据权利要求1所述的时钟方案电路，其特征在于：

14.根据权利要求1所述的时钟方案电路，其特征在于：

15.根据权利要求1所述的时钟方案电路，其特征在于，该局部时钟生成器耦接至具有局部时钟轨迹的功能单元，且该全局时钟轨迹长于该局部时钟轨迹。

16.根据权利要求15所述的时钟方案电路，其特征在于该全局时钟轨迹比该本地时钟轨迹长x倍。

17.一种移动双倍数据速率存储器，包括：

技术总结显示了具有低功耗的时钟方案电路。本地时钟生成器通过全局时钟轨迹耦合到全局时钟生成器以接收全局时钟信号，并基于全局时钟信号产生本地时钟信号。本地时钟生成器使用倍频器将全局时钟信号的频率乘以不小于1的倍数。因此，通过全局时钟轨迹传输的全局时钟信号可以是与本地时钟信号相比较低频率的信号。全局时钟轨迹的功耗显着降低。技术研发人员：苏冠宇受保护的技术使用者：联发科技股份有限公司技术研发日：技术公布日：2024/1/15