存储器件的制作方法

本申请涉及存储，特别涉及一种存储器件。

背景技术：

1、存储器件广泛用于各种电子设备。nand flash是存储器件中的一种，具有存储密度高、功耗低、寿命长、可靠性高等特点。相关技术中，在封装存储器件的时候，通常是将主控芯片与存储介质芯片(通常由外围电路和存储阵列集成得到)通过wire-bond或者flipchip等技术进行连接。而这样的连接方式需要通过金线或铜线等来连接两颗芯片，会导致数据的传输速度受到一定的限制，且两颗芯片以及金属线所占据的空间较大，不利于存储器件的小型化。

技术实现思路

1、本申请的主要目的是提出一种存储器件，旨在解决相关技术中存储器件的传输速度较低，且存储器件较大的问题。

2、为实现上述目的，本申请提出的存储器件，包括主控、外围电路以及存储阵列，所述外围电路为nand的cmos外围电路，所述主控、所述外围电路以及所述存储阵列共同集成在同一颗芯片内，所述主控与所述外围电路电连接，且所述主控与所述外围电路位于同一层，所述存储阵列与所述外围电路电连接，且所述存储阵列不与所述外围电路以及所述主控位于同一层。

3、可选地，所述外围电路与所述主控平行设置。

4、可选地，所述主控设置在所述外围电路上。

5、可选地，所述主控与所述外围电路通过metal层连接。

6、可选地，所述主控与所述外围电路通过rdl连接。

7、可选地，所述主控包括主控i/o，所述外围电路包括外围电路i/o，所述主控通过所述主控i/o，与所述外围电路的所述外围电路i/o直接连接。

8、可选地，所述存储阵列设置在所述外围电路的正上方。

9、可选地，所述主控包括输入接口以及输出接口。

10、本申请技术方案中，存储器件包括主控、外围电路以及存储阵列，通过将主控、外围电路以及存储阵列共同集成在同一颗芯片内，并通过将主控与外围电路电连接，且主控与外围电路位于同一层，通过存储阵列与外围电路电连接，且存储阵列不与外围电路以及主控位于同一层。相较于现有技术，不需要将主控单独集成为一颗芯片，也不需要将外围电路以及存储阵列再单独集成为一颗芯片，而是将主控、外围电路以及存储阵列通过芯片设计，共同集成为一颗芯片，因此缩小了主控、外围电路以及存储阵列所占用的面积，同时不需要利用金属线来进行连接，因此可以提高存储器件的传输速度，并减少存储器件所占用的空间，有利于存储器件的小型化。

技术特征：

1.一种存储器件，其特征在于，包括主控、外围电路以及存储阵列，所述外围电路为nand的cmos外围电路，所述主控、所述外围电路以及所述存储阵列共同集成在同一颗芯片内，所述主控与所述外围电路电连接，且所述主控与所述外围电路位于同一层，所述存储阵列与所述外围电路电连接，且所述存储阵列不与所述外围电路以及所述主控位于同一层。

2.如权利要求1所述的存储器件，其特征在于，所述外围电路与所述主控平行设置。

3.如权利要求1所述的存储器件，其特征在于，所述主控设置在所述外围电路上。

4.如权利要求1所述的存储器件，其特征在于，所述主控与所述外围电路通过metal层连接。

5.如权利要求1所述的存储器件，其特征在于，所述主控与所述外围电路通过rdl连接。

6.如权利要求1所述的存储器件，其特征在于，所述主控包括主控i/o，所述外围电路包括外围电路i/o，所述主控通过所述主控i/o，与所述外围电路的所述外围电路i/o直接连接。

7.如权利要求1所述的存储器件，其特征在于，所述存储阵列设置在所述外围电路的正上方。

8.如权利要求1所述的存储器件，其特征在于，所述主控包括输入接口以及输出接口。

技术总结本申请公开一种存储器件，包括主控、外围电路以及存储阵列，主控、外围电路以及存储阵列共同集成在同一颗芯片内，主控与所外围电路电连接，且主控与外围电路位于同一层，存储阵列与外围电路电连接，且存储阵列不与外围电路以及主控位于同一层。本申请相较于现有技术，不需要将主控单独集成为一颗芯片，也不需要将外围电路以及存储阵列再单独集成为一颗芯片，而是将主控、外围电路以及存储阵列通过芯片设计，共同集成为一颗芯片，因此缩小了主控、外围电路以及存储阵列所占用的面积，同时不需要利用金属线来进行连接，因此可以提高存储器件的传输速度，并减少存储器件所占用的空间，有利于存储器件的小型化。技术研发人员：曹志忠,吴大畏,李晓强受保护的技术使用者：深圳市硅格半导体有限公司技术研发日：技术公布日：2024/3/4