存储器控制方法、存储器存储装置及存储器控制电路单元与流程

本发明涉及一种存储器管理技术，且尤其涉及一种存储器控制方法、存储器存储装置及存储器控制电路单元。背景技术：：：1、智能手机、平板计算机及个人计算机在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritable non-volatile memory module)(例如，闪存)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。2、一般来说，当实体抹除单元中的一个实体程序化单元所存储的数据被进行多次（例如，读取次数达到十万次至百万次）读取操作后，此实体程序化单元所存储的数据很有可能会因为存储单元被反复地施加读取电压而产生错误比特或遗失，甚至还可能造成同一实体抹除单元中存储于其他实体程序化单元中的数据产生错误比特或遗失。此现象一般称为读取干扰（read disturb）。3、为了避免读取干扰的现象，现今的存储器存储装置可基于程序化/抹除循环(pecycle)次数以分阶段地生成多个固定的读取次数阈值。然而，采用固定的读取次数阈值会有一定的弊端。若是采用较为严苛的读取次数阈值，会造成处理成本的浪费。若是采用较为宽松的读取次数阈值，则无法实时进行预防读取干扰的操作，而导致数据遗失(data loss)问题。因此，如何订定合适的读取次数阈值实为本发明领域技术人员所致力的课题之一。技术实现思路1、有鉴于此，本发明提供一种存储器控制方法、存储器存储装置及存储器控制电路单元，可因应实际使用状况自适应地调整实体抹除单元的读取次数阈值，以有效地抑制读取干扰发生的机率，并提升可复写式非易失性存储器模块的效能。2、本发明的范例实施例提供一种存储器控制方法，其用于存储器存储装置。所述存储器存储装置包括可复写式非易失性存储器模块。所述可复写式非易失性存储器模块包括多个实体抹除单元。所述存储器控制方法包括：设定分别对应于多个实体抹除单元的多个预设读取次数阈值；在背景操作(background operation)中，响应于多个实体抹除单元中的第一实体抹除单元的读取次数大于其对应的预设读取次数阈值，读取第一实体抹除单元中的多条字线(word lines)以取得多个第一错误比特数；根据所述多个第一错误比特数判断是否需要对所述第一实体抹除单元进行更新(refresh)操作；响应于不需要对所述第一实体抹除单元进行所述更新操作，选择所述多条字线中具有最大的第一错误比特数的第一字线，并且侦测第一字线的电压分布变化量(voltage distribution)；以及根据所述电压分布变化量计算所述第一实体抹除单元的新读取次数阈值。3、在本发明的一范例实施例中，其中根据所述多个第一错误比特数判断是否需要对所述第一实体抹除单元进行所述更新操作的步骤包括：判断所述多个第一错误比特数是否皆小于第一阈值；以及响应于所述多个第一错误比特数皆小于所述第一阈值，判断不需要对所述第一实体抹除单元进行所述更新操作。4、在本发明的一范例实施例中，其中根据所述多个第一错误比特数判断是否需要对所述第一实体抹除单元进行所述更新操作的步骤包括：响应于至少一第一错误比特数大于或等于所述第一阈值，对具有所述至少一第一错误比特数的至少一字线执行读取重试(read retry)操作，以取得至少一第二错误比特数。5、在本发明的一范例实施例中，其中根据所述多个第一错误比特数判断是否需要对所述第一实体抹除单元进行所述更新操作的步骤还包括：判断所述至少一第二错误比特数是否皆小于第二阈值；以及响应于所述至少一第二错误比特数皆小于所数第二阈值，判断不需要对所述第一实体抹除单元进行所述更新操作。6、在本发明的一范例实施例中，其中根据所述多个第一错误比特数判断是否需要对所述第一实体抹除单元进行所述更新操作的步骤还包括：响应于所述至少一第二错误比特数的至少其中之一大于或等于所数第二阈值，判断需要对所述第一实体抹除单元进行所述更新操作。7、在本发明的一范例实施例中，其中根据所述电压分布变化量计算所述第一实体抹除单元的所述新读取次数阈值得步骤还包括：取得所述第一实体抹除单元的程序化/抹除循环次数，并根据所述程序化/抹除循环次数获取阈值上限值。8、在本发明的一范例实施例中，其中根据所述电压分布变化量计算所述第一实体抹除单元的所述新读取次数阈值得步骤还包括：根据所述电压分布变化量、所述读取次数、所述程序化/抹除循环次数以及所述阈值上限值计算所述新读取次数阈值。9、在本发明的一范例实施例中，其中根据所述电压分布变化量计算所述第一实体抹除单元的所述新读取次数阈值得步骤还包括：通过阈值产生模型根据所述程序化/抹除循环次数以及所述读取次数生成预测电压分布变化量；以及比较所述电压分布变化量与所述预测电压分布变化量以计算所述新读取次数阈值。10、在本发明的一范例实施例中，其中所述阈值产生模型为支持向量机模型(supportvector machines，svm)、决策树模型、多项式回归(polynomial regression)模型、线性回归(linear regression)模型或循环神经网络(recurrent neural network，rnn)模型。11、在本发明的一范例实施例中，所述存储器控制方法，还包括：读取分别对应于所述多条字线的多个实体程序化单元以取得所述多个第一错误比特数。12、本发明的范例实施例另提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以耦接至主机系统。所述可复写式非易失性存储器模块包括多个实体抹除单元。所述存储器控制电路单元耦接至所述连接接口单元与所述可复写式非易失性存储器模块。所述存储器控制电路单元用以分别对应于所述多个实体抹除单元的多个预设读取次数阈值。所述存储器控制电路单元还用以在背景操作中，响应于所述多个实体抹除单元中的第一实体抹除单元的读取次数大于其对应的预设读取次数阈值，读取所述第一实体抹除单元中的多条字线以取得多个第一错误比特数。所述存储器控制电路单元还用以根据所述多个第一错误比特数判断是否需要对所述第一实体抹除单元进行更新操作。所述存储器控制电路单元还用以响应于不需要对所述第一实体抹除单元进行更新操作，选择多条字线中具有最大的第一错误比特数的第一字线，并且侦测所述第一字线的电压分布变化量。所述存储器控制电路单元还用以根据所述电压分布变化量计算所述第一实体抹除单元的新读取次数阈值。13、在本发明的一范例实施例中，所述存储器控制电路单元还用以判断所述多个第一错误比特数是否皆小于第一阈值。所述存储器控制电路单元还用以响应于所述多个第一错误比特数皆小于所述第一阈值，判断不需要对所述第一实体抹除单元进行所述更新操作。14、在本发明的一范例实施例中，所述存储器控制电路单元还用以响应于至少一第一错误比特数大于或等于所述第一阈值，对具有所述至少一第一错误比特数的至少一字线执行读取重试操作，以取得至少一第二错误比特数。15、在本发明的一范例实施例中，所述存储器控制电路单元还用以判断所述至少一第二错误比特数是否皆小于第二阈值。所述存储器控制电路单元还用以响应于所述至少一第二错误比特数皆小于所数第二阈值，判断不需要对所述第一实体抹除单元进行所述更新操作。16、在本发明的一范例实施例中，所述存储器控制电路单元还用以响应于所述至少一第二错误比特数的至少其中之一大于或等于所数第二阈值，判断需要对所述第一实体抹除单元进行所述更新操作。17、在本发明的一范例实施例中，所述存储器控制电路单元还用以取得所述第一实体抹除单元的程序化/抹除循环次数，并根据所述程序化/抹除循环次数获取阈值上限值。18、在本发明的一范例实施例中，所述存储器控制电路单元还用以根据所述电压分布变化量、所述读取次数、所述程序化/抹除循环次数以及所述阈值上限值计算所述新读取次数阈值。19、在本发明的一范例实施例中，所述存储器控制电路单元还用以通过阈值产生模型根据所述程序化/抹除循环次数以及所述读取次数生成预测电压分布变化量。所述存储器控制电路单元还用以比较所述电压分布变化量与所述预测电压分布变化量以计算所述新读取次数阈值。20、在本发明的一范例实施例中，所述存储器控制电路单元还用以读取分别对应于所述多条字线的多个实体程序化单元以取得所述多个第一错误比特数。21、本发明的范例实施例另提供一种存储器控制电路单元，其用以控制可复写式非易失性存储器模块。所述可复写式非易失性存储器模块包括多个实体抹除单元。所述存储器控制电路单元包括主机接口、存储器接口及存储器管理电路。所述主机接口用以耦接至主机系统。所述存储器接口用以耦接至所述可复写式非易失性存储器模块。所述存储器管理电路耦接至所述主机接口与所述存储器接口。所述存储器管理电路用以分别对应于所述多个实体抹除单元的多个预设读取次数阈值。所述存储器管理电路还用以在背景操作中，响应于所述多个实体抹除单元中的第一实体抹除单元的读取次数大于其对应的预设读取次数阈值，读取所述第一实体抹除单元中的多条字线以取得多个第一错误比特数。所述存储器管理电路还用以根据所述多个第一错误比特数判断是否需要对所述第一实体抹除单元进行更新操作。所述存储器管理电路还用以响应于不需要对所述第一实体抹除单元进行更新操作，选择多条字线中具有最大的第一错误比特数的第一字线，并且侦测所述第一字线的电压分布变化量。所述存储器管理电路根据所述电压分布变化量计算所述第一实体抹除单元的新读取次数阈值。22、在本发明的一范例实施例中，所述存储器管理电路还用以判断所述多个第一错误比特数是否皆小于第一阈值。所述存储器管理电路还用以响应于所述多个第一错误比特数皆小于所述第一阈值，判断不需要对所述第一实体抹除单元进行所述更新操作。23、在本发明的一范例实施例中，所述存储器管理电路还用以响应于至少一第一错误比特数大于或等于所述第一阈值，对具有所述至少一第一错误比特数的至少一字线执行读取重试操作，以取得至少一第二错误比特数。24、在本发明的一范例实施例中，所述存储器管理电路还用以判断所述至少一第二错误比特数是否皆小于第二阈值。所述存储器管理电路还用以响应于所述至少一第二错误比特数皆小于所数第二阈值，判断不需要对所述第一实体抹除单元进行所述更新操作。25、在本发明的一范例实施例中，所述存储器管理电路还用以响应于所述至少一第二错误比特数的至少其中之一大于或等于所数第二阈值，判断需要对所述第一实体抹除单元进行所述更新操作。26、在本发明的一范例实施例中，所述存储器管理电路还用以取得所述第一实体抹除单元的程序化/抹除循环次数，并根据所述程序化/抹除循环次数获取阈值上限值。27、在本发明的一范例实施例中，所述存储器管理电路还用以根据所述电压分布变化量、所述读取次数、所述程序化/抹除循环次数以及所述阈值上限值计算所述新读取次数阈值。28、在本发明的一范例实施例中，所述存储器管理电路还用以通过阈值产生模型根据所述程序化/抹除循环次数以及所述读取次数生成预测电压分布变化量。所述存储器管理电路还用以比较所述电压分布变化量与所述预测电压分布变化量以计算所述新读取次数阈值。29、在本发明的一范例实施例中，所述存储器管理电路还用以读取分别对应于所述多条字线的多个实体程序化单元以取得所述多个第一错误比特数。30、基于上述，本发明的存储器控制方法、存储器存储装置及存储器控制电路单元可先分别对可复写式非易失性存储器模块的多个实体抹除单元设置多个预设读取次数阈值(例如是，多个较严苛的预设读取次数阈值)。在背景模式(意即，存储器存储装置处于休眠状态)中，当一实体抹除单元的读取次数大于其预设读取次数阈值时，存储器存储装置可判断是否对此实体抹除单元进行更新操作。若判断需要进行更新操作，存储器存储装置则对此实体抹除单元进行更新操作；反之，若判断不需要进行更新操作，存储器存储装置则通过此实体抹除单元中具有最大错误比特值的字线的电压分布变化量及其他关连于此实体抹除单元的当前使用状况的参数来计算新读取次数阈值。31、也就是说，本发明的存储器控制方法、存储器存储装置及存储器控制电路单元可因应实际使用状况自适应地调整实体抹除单元的读取次数阈值，以避免较为严苛的预设读取次数阈值所造成的处理成本和/或由较为宽松的预设读取次数阈值所造成的数据遗失问题，可有效地抑制读取干扰发生的机率，提升可复写式非易失性存储器模块的效能。32、为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。当前第1页12当前第1页12