刷新控制结构、刷新控制方法及存储器与流程
- 国知局
- 2024-07-31 19:42:44
本公开涉及半导体器件结构设计领域,特别涉及一种刷新控制结构、刷新控制方法及存储器。
背景技术:
1、存储器是用来存储程序和各种数据信息的记忆部件。其中,存储器可被分为易失性存储器装置和非易失性存储器装置,对于易失性存储器装置中的动态随机存取存储器(dynamic random access memory,dram),dram通过为存储单元中的电容器进行充电或放电来实现存储数据,且当断电时丢失存储的数据。而对于非易失性存储器装置,当断电时也可以保持存储的数据。
2、易失性存储器装置广泛用作各种设备的主存储器,而非易失性存储器装置广泛用于在例如计算机、移动装置等的各种电子装置中存储程序代码和/或数据。
3、而无论易失性存储器还是非易失性存储器,存储器在工作过程中,通过不断执行的刷新操作来保证存储数据的准确性。确保刷新操作的准确性,在一定程度上保证了存储数据的准确性。
技术实现思路
1、本公开实施例提供一种刷新控制结构、刷新控制方法及存储器,至少用于提高存储器自刷新的准确性。
2、本公开一实施例提供了一种刷新控制结构,设置于存储块中,包括:处理电路,被配置为,基于刷新窗口对待刷新地址执行刷新;计数电路,被配置为,生成待刷新地址,并基于计数时钟控制生成的待刷新地址加1;计数电路还被配置为,基于终止信号复位待刷新地址的最低位,且在复位待刷新地址的最低位的过程中,待刷新地址的次低位不变。
3、对于本实施例提供的刷新控制结构,计数电路在复位待刷新地址的最低位的过程中,待刷新地址的次低位不变,避免了在复位最低位的过程中由于进位信号导致待刷新地址的计数过程,进而避免了存储器可能出现漏刷新的问题。
4、在一些实施例中,待刷新地址为n位二进制信号,计数电路包括级联的n个计数单元,每一计数单元包括:第一时钟端,用于接收计数时钟;第二时钟端,用于接收延时时钟,延时时钟为计数时钟的延时信号;复位控制端,用于接收复位信号,第一级计数单元的复位控制端还用于接收终止信号;第一输出端,用于产生地址信号,n个计数单元产生的n个地址信号构成待刷新地址;第二输出端,连接下一级计数单元的控制端,用于产生进位信号,其中,第一级计数单元的控制端接收高电平;计数单元被配置为,当控制端输入的信号有效,基于延时时钟翻转地址信号,并基于计数时钟翻转进位信号。
5、在一些实施例中,计数单元包括:与非逻辑电路,第一输入端连接控制端,第二输入端用于接收延时时钟;第一触发器,反相时钟端连接与非逻辑电路的输出端,输出端连接第一输出端,复位端连接复位控制端;第二触发器,时钟端用于接收计数时钟,输入端连接第一触发器的输出端,反相输出端连接第一触发器的输入端,置位端连接复位控制端。
6、在一些实施例中,计数单元还包括:与逻辑电路,第一输入端连接第二触发器的输出端,第二输入端连接控制端,输出端连接第二输出端。
7、在一些实施例中,刷新控制结构还包括:延时单元,用于基于计数时钟生成延时时钟。
8、在一些实施例中,延时单元包括:非逻辑电路,输入端用于接收计数时钟;延时电路,输入端连接非逻辑电路的输出端;或非逻辑电路,第一输入端用于接收计数时钟,第二输入端连接延时电路的输出端,输出端用于输出延时时钟。
9、在一些实施例中,延时单元包括:延时电路,输入端用于接收计数时钟,输出端用于输出延时时钟。
10、在一些实施例中,计数电路被配置为,基于复位信号复位待刷新地址。
11、本公开另一实施例还提供了一种刷新控制方法,应用于存储器的自刷新模式,包括:应用于存储器的自刷新模式,包括:获取待刷新地址,并基于刷新窗口对待刷新地址执行刷新;完成刷新后,基于计数时钟控制待刷新地址加1;其中,基于同一刷新命令所开启的刷新窗口为偶数;在执行刷新的过程中,若接收到终止信号,基于上述实施例提供的刷新控制结构调节待刷新地址。
12、本公开又一实施例还提供了一种存储器,存储器设置有多个存储块,且多个存储块中的每一存储块包括上述实施例提供的刷新控制结构,并基于刷新控制结构执行自刷新功能。
技术特征:1.一种刷新控制结构,设置于存储块中,其特征在于,包括:
2.根据权利要求1所述的刷新控制结构,其特征在于,所述待刷新地址为n位二进制信号,所述计数电路包括级联的n个计数单元,每一计数单元包括:
3.根据权利要求2所述的刷新控制结构,其特征在于,所述计数单元包括:
4.根据权利要求3所述的刷新控制结构,其特征在于,所述计数单元还包括:与逻辑电路,第一输入端连接所述第二触发器的输出端,第二输入端连接所述控制端,输出端连接所述第二输出端。
5.根据权利要求3所述的刷新控制结构,其特征在于,还包括:延时单元,用于基于所述计数时钟生成所述延时时钟。
6.根据权利要求5所述的刷新控制结构,其特征在于,所述延时单元包括:
7.根据权利要求5所述的刷新控制结构,其特征在于,所述延时单元包括:延时电路,输入端用于接收所述计数时钟,输出端用于输出所述延时时钟。
8.根据权利要求1所述的刷新控制结构,其特征在于,所述计数电路被配置为,基于复位信号复位所述待刷新地址。
9.一种刷新控制方法,其特征在于,应用于存储器的自刷新模式,包括:
10.一种存储器,其特征在于,所述存储器设置有多个存储块,且所述多个存储块中的每一存储块包括权利要求1~8任一项所述的刷新控制结构,并基于所述刷新控制结构执行自刷新功能。
技术总结本公开涉及半导体器件结构设计领域,特别涉及一种刷新控制结构、刷新控制方法及存储器,其中,处理电路,被配置为,基于刷新窗口对待刷新地址执行刷新;计数电路,被配置为,生成所述待刷新地址,并基于计数时钟控制生成的所述待刷新地址加1;所述计数电路还被配置为,基于终止信号复位所述待刷新地址的最低位,且在复位所述待刷新地址的最低位的过程中,所述待刷新地址的次低位不变,至少用于提高存储器自刷新的准确性。技术研发人员:董平,谷银川,刘璐受保护的技术使用者:长鑫存储技术(西安)有限公司技术研发日:技术公布日:2024/3/4本文地址:https://www.jishuxx.com/zhuanli/20240731/183630.html
版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容, 请发送邮件至 YYfuon@163.com 举报,一经查实,本站将立刻删除。