存储器的编程方法、存储器及存储系统与流程

本技术涉及存储，特别涉及一种存储器的编程方法、存储器及存储系统。

背景技术：

1、三维(3-dimension，3d)存储器在编程时支持多种编程模式，如：单面(singleplane，sp)编程模式、双面(double plane，dp)编程模式、四面(quadra plane，qp)编程模式、全面(all plane，ap)编程模式，存储器单次采用一种编程模式进行编程，不同的编程模式能够适应产品的不同需求，从而提供更为灵活的编程方案。

2、然而，在采集多个不同模式的实验数据时发现，多个不同的模式之间由于阻容延迟会导致编程效率上的差异，而在这种编程差异下，不同模式对应的编程参数需要独立调整，对编程参数的确定过程效率较低。

技术实现思路

1、本技术提供了一种存储器的编程方法、存储器及存储系统，可以减小不同编程模式之间的编程效率差异。所述技术方案如下：

2、一方面，提供了一种存储器的编程方法，所述存储器包括n个存储面，n≥2且n为整数，所述方法包括：

3、从多种编程模式中确定编程任务对应的目标编程模式，所述多种编程模式包括全面编程模式和非全面编程模式，所述全面编程模式是指在所述编程任务中对所述n个存储面进行编程的模式，所述非全面编程模式是指在所述编程任务中对所述n个存储面中的部分存储面进行编程的模式；

4、响应于所述目标编程模式属于所述非全面编程模式，向所述目标编程模式下执行编程的存储面施加额外负载，所述额外负载用于控制所述目标编程模式下的编程负载与所述全面编程模式下的编程负载均衡。

5、在一些可选的实施例中，所述向目标编程模式下执行编程的存储面施加额外负载，包括：

6、将所述目标编程模式下执行编程的存储面与指定负载元件连接，所述指定负载元件用于向所述目标编程模式中执行编程的存储面提供所述额外负载。

7、在一些可选的实施例中，所述将所述目标编程模式下执行编程的存储面与指定负载元件连接，包括：

8、将所述目标编程模式下执行编程的存储面与指定电容元件连接；

9、或者，

10、将所述目标编程模式下执行编程的存储面与指定电阻元件连接。

11、在一些可选的实施例中，所述方法还包括：

12、将所述指定负载元件以活动连接方式与所述目标编程模式下执行编程的存储面连接，其中，所述活动连接方式是指所述指定负载元件与存储面的连接状态根据所述编程任务的需求变更的连接方式。

13、在一些可选的实施例中，所述方法还包括：

14、在所述存储器的测试过程中，基于所述活动连接方式将所述目标编程模式下执行编程的存储面与所述指定负载元件连接，并执行编程过程，生成第一编程测试数据；

15、基于所述活动连接方式将所述目标编程模式下执行编程的存储面与所述指定负载元件断开连接，并执行所述编程过程，生成第二编程测试数据；

16、基于所述第一编程测试数据和所述第二编程测试数据之间的数据比较关系，确定所述指定负载元件在所述目标编程模式下与执行编程的存储面的连接状态。

17、在一些可选的实施例中，所述基于所述第一编程测试数据和所述第二编程测试数据之间的数据比较关系，确定所述指定负载元件在所述目标编程模式下与执行编程的存储面的连接状态，包括：

18、响应于所述第一编程测试数据对应的数据表现优于所述第二编程测试数据对应的数据表现，确定所述指定负载元件在所述目标编程模式下与执行编程的存储面连接；

19、响应于所述第二编程测试数据对应的数据表现优于所述第一编程测试数据对应的数据表现，确定所述指定负载元件在所述目标编程模式下与执行编程的存储面断开连接。

20、在一些可选的实施例中，所述向目标编程模式下执行编程的存储面施加额外负载，包括：

21、执行所述全面编程模式下的编程阶段，其中，对n个存储面中的其他存储面执行对去选存储块的无效编程，所述其他存储面是除所述目标编程模式下执行编程的存储面以外的存储面；

22、对所述目标编程模式下执行编程的存储面执行对选定存储块的有效编程。

23、在一些可选的实施例中，所述方法还包括：

24、在验证阶段，向所述选定存储块施加编程验证电压，所述编程验证电压用于对所述选定存储块的编程阶段进行验证；其中，所述去选存储块在编程过程中省略所述验证阶段。

25、在一些可选的实施例中，所述存储器包括六面存储器；

26、所述非全面编程模式包括单面编程模式、双面编程模式、四面编程模式中的至少一种。

27、另一方面，提供了一种存储器，所述存储器包括：控制电路和n个存储面，n≥2且n为整数，所述存储面中包括存储块；

28、所述控制电路，被配置为从多种编程模式中确定编程任务对应的目标编程模式，所述多种编程模式包括全面编程模式和非全面编程模式，所述全面编程模式是指在所述编程任务中对所述n个存储面进行编程的模式，所述非全面编程模式是指在所述编程任务中对所述n个存储面中的部分存储面进行编程的模式；

29、所述控制电路，被配置为响应于所述目标编程模式属于所述非全面编程模式，向所述目标编程模式下执行编程的存储面施加额外负载，所述额外负载用于控制所述目标编程模式下的编程负载与所述全面编程模式下的编程负载均衡。

30、在一些可选的实施例中，所述控制电路，被配置为将所述目标编程模式下执行编程的存储面与所述指定负载元件连接。

31、在一些可选的实施例中，所述控制电路，被配置为将所述目标编程模式下执行编程的存储面与指定电容元件连接；或者，

32、所述控制电路，被配置为将所述目标编程模式下执行编程的存储面与指定电阻元件连接。

33、在一些可选的实施例中，所述控制电路，被配置为将所述指定负载元件以活动连接方式与所述目标编程模式下执行编程的存储面连接，其中，所述活动连接方式是指所述指定负载元件与存储面的连接状态根据需求变更的连接方式。

34、在一些可选的实施例中，所述控制电路，被配置为在所述存储器的测试过程中，基于所述活动连接方式将所述目标编程模式下执行编程的存储面与所述指定负载元件连接，并执行编程过程，生成第一编程测试数据；

35、所述控制电路，被配置为基于所述活动连接方式将所述目标编程模式下执行编程的存储面与所述指定负载元件断开连接，并执行所述编程过程，生成第二编程测试数据；

36、所述控制电路，被配置为基于所述第一编程测试数据和所述第二编程测试数据之间的数据比较关系，确定所述指定负载元件在所述目标编程模式下与执行编程的存储面的连接状态。

37、在一些可选的实施例中，所述控制电路，被配置为响应于所述第一编程测试数据对应的数据表现优于所述第二编程测试数据对应的数据表现，确定所述指定负载元件在所述目标编程模式下与执行编程的存储面连接；

38、所述控制电路，被配置为响应于所述第二编程测试数据对应的数据表现优于所述第一编程测试数据对应的数据表现，确定所述指定负载元件在所述目标编程模式下与执行编程的存储面断开连接。

39、在一些可选的实施例中，所述控制电路，被配置为执行所述全面编程模式的编程阶段，其中，对n个存储面中的其他存储面执行对去选存储块的无效编程，对所述目标编程模式下执行编程的存储面执行对选定存储块的有效编程，其中，所述其他存储面是除所述目标编程模式下执行编程的存储面以外的存储面。

40、在一些可选的实施例中，所述控制电路，被配置为向所述选定存储块施加编程验证电压，所述编程验证电压用于对所述选定存储块的编程阶段进行验证；其中，所述去选存储块在编程过程中省略编程验证阶段。

41、在一些可选的实施例中，所述存储器包括六面存储器；

42、所述非全面编程模式包括单面编程模式、双面编程模式、四面编程模式中的至少一种。

43、另一方面，提供了一种存储系统，所述存储系统包括：

44、一个或多个存储器，所述存储器包括n个存储面，n≥2且n为整数，以及，

45、指定负载元件，用于与目标编程模式下执行编程的存储面连接，向所述目标编程模式下执行编程的存储面提供所述额外负载，所述目标编程模式属于非全面编程模式，所述额外负载用于控制所述目标编程模式下的编程负载与全面编程模式下的编程负载均衡；

46、耦合到所述存储器并且被配置为控制所述存储器的存储器控制器。

47、另一方面，提供了一种存储系统，所述存储系统包括：

48、一个或多个存储器，所述存储器包括n个存储面，n≥2且n为整数，以及，

49、耦合到所述存储器并且被配置为控制所述存储器的存储器控制器，其中，所述存储器控制器用于控制所述存储器在以目标编程模式执行编程时，执行全面编程模式的编程阶段，其中，对n个存储面中的其他存储面执行对去选存储块的无效编程，对所述目标编程模式下执行编程的存储面执行对选定存储块的有效编程，其中，所述其他存储面是除所述目标编程模式下执行编程的存储面以外的存储面。

50、另一方面，提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有指令，所述指令在控制电路上运行时实现如上述实施例中任一所述的存储器的编程方法。

51、本技术提供的技术方案可以包括以下有益效果：

52、通过向目标编程模式下施加额外负载，从而减小了目标编程模式和全面编程模式下的编程过程之间的编程效率差异，如：减小了编程时长差异、减小了读窗口(margin)差异等。一方面，在各个编程模式的编程效率差异较小的情况下，各个编程模式能够共用一部分与编程效率相关的参数，如：编程脉冲宽度(pulse width)，从而减少了参数调试的需求以及测试次数；另一方面，由于各个编程模式能够共用一部分与编程效率相关的参数，减少了参数存储占用的空间。