数据存储电路、数据存储方法、芯片及电子设备与流程

本申请涉及电子电路，具体涉及一种数据存储电路、数据存储方法、芯片及电子设备。

背景技术：

1、移位寄存器能用于接收串行数据并将串行数据转换成并行数据进行存储，然而对于uart(universal asynchronous receiver/transmitter，通用异步收发传输器)协议而言，移位寄存器能存储的串行数据的比特数量必须与移位寄存器的位数相同，即n比特数据就需要使用n位的移位寄存器，这会导致移位寄存器的资源占用较多从而增加电路设计成本，针对该问题，相关技术尚未提出有效的解决方案。

技术实现思路

1、鉴于以上问题，本申请实施例提供一种数据存储电路、数据存储方法、芯片及电子设备，以解决上述技术问题。

2、第一方面，本申请实施例提供一种数据存储电路，包括：

3、n位移位寄存器，用于接收串行数据，转换为并行数据输出；

4、至少一个数据存储模块，用于接收并行数据进行存储；

5、第一计数模块，用于根据移位寄存器的时钟信号对移位寄存器接收的每一比特数据进行计数，在计数次数达到第一阈值时生成第一脉冲信号，并清除计数结果，第一阈值基于移位寄存器的位数确定；

6、第二计数模块，用于根据移位寄存器的时钟信号对第一脉冲信号进行计数，每计数一次生成一个选择脉冲信号；

7、逻辑处理模块，用于根据第一脉冲信号和选择脉冲信号输出并行数据，以及根据选择脉冲信号选择一个数据存储模块接收并行数据进行存储。

8、第二方面，本申请实施例还提供一种数据存储方法，包括：

9、根据移位寄存器的时钟信号为移位寄存器接收的每一比特数据进行计数，在计数次数达到第一阈值时生成第一脉冲信号，并清除计数结果；

10、根据移位寄存器的时钟信号为第一脉冲信号进行计数，每计数一次生成一个选择脉冲信号；

11、根据第一脉冲信号和选择脉冲信号输出移位寄存器中的并行数据，以及根据选择脉冲信号选择一个数据存储模块接收并行数据进行存储。

12、第三方面，本申请实施例还提供一种芯片，包括上述第一方面的数据存储电路。

13、第四方面，本申请实施例还提供一种电子设备，包括上述第三方面的芯片。

14、本申请实施例提供的数据存储电路、数据存储方法、芯片及电子设备，为n位移位寄存器接收到的每一比特数据计数，基于该计数结果的第一阈值生成第一脉冲信号，以将移位寄存器中的数据输出，为第一脉冲信号计数生成选择脉冲信号，以选择相应的数据存储模块存储从移位寄存器输出的数据。本申请通过n位移位寄存器就能接收比特数量远远超过n比特的串行数据，减少了数据存储电路中移位寄存器硬件资源的消耗，同时接收数据长度可进行配置，增加了使用的灵活性。

15、本申请的这些方面或其他方面在以下实施例的描述中会更加简明易懂。

技术特征：

1.一种数据存储电路，其特征在于，包括：

2.如权利要求1所述的数据存储电路，其特征在于，所述第一计数模块还用于在清除计数结果的次数达到第二阈值时，根据第三阈值生成所述第一脉冲信号，

3.如权利要求2所述的数据存储电路，其特征在于，所述第一计数模块包括：

4.如权利要求3所述的数据存储电路，其特征在于，所述第二计数模块包括：

5.如权利要求1所述的数据存储电路，其特征在于，所述逻辑处理模块包括：

6.如权利要求5所述的数据存储电路，其特征在于，所述逻辑处理模块还包括：

7.如权利要求1所述的数据存储电路，其特征在于，所述数据存储模块包括：

8.一种数据存储方法，其特征在于，包括：

9.如权利要求8所述的数据存储方法，其特征在于，所述根据移位寄存器的时钟信号为所述移位寄存器接收的每一比特数据进行计数，在计数次数达到第一阈值时生成第一脉冲信号，并清除计数结果的步骤，还包括：

10.一种芯片，其特征在于，包括上述权利要求1～7所述的数据存储电路。

11.一种电子设备，其特征在于，包括设备主体以及设于所述设备主体的如上述权利要求10所述的芯片。

技术总结本申请涉及电子电路领域，提供了一种数据存储电路、数据存储方法、芯片及电子设备。所述数据存储电路包括移位寄存器，用于接收串行数据转换为并行数据；至少一个数据存储模块，用于接收并行数据进行存储；第一计数模块，用于对移位寄存器接收的每一比特数据计数，在计数次数达到第一阈值时生成第一脉冲信号，并清除计数结果；第二计数模块，用于对第一脉冲信号计数，每计数一次生成一个选择脉冲信号；逻辑处理模块，用于根据第一脉冲信号和选择脉冲信号输出并行数据，选择一个数据存储模块接收并行数据进行存储。本申请提供的数据存储电路，通过N位移位寄存器传输比特数量远远超过N比特的串行数据，解决了移位寄存器占用电路资源多的技术问题。技术研发人员：徐鸿运受保护的技术使用者：合肥市芯海电子科技有限公司技术研发日：技术公布日：2024/6/5