非易失性存储单元的检测方法、模块、MCU及电子设备与流程

本发明涉及存储器领域，特别是涉及一种非易失性存储单元的检测方法、模块、mcu及电子设备。

背景技术：

1、多次可编程(mtp，multiple-time programmable)非易失性存储单元(non-volatile memory，nvm)具有可多次对数据进行擦除、写入、读取等动作，且存入的数据在断电后并不会消失的优点，灵活性高，逐渐成为应用最广泛的一种存储器器件，是微控制单元(microcontroller unit；mcu)中常用的一种存储类型。为了确保非易失性存储单元的合格性，需要对非易失性存储单元擦写能力进行检测(即检测非易失性存储单元擦除及写0或1的性能)。

2、以下基于如图1所示的非易失性存储单元的等效原理图，对非易失性存储单元工作原理进行说明。非易失性存储单元可以理解为一个浮栅管q1、一个pmos管q2及一个电阻r依次从电源串联到地。浮栅管q1具有由两个多晶硅形成的栅极，其中一个栅极有电气连接，也就是传统意义上的mos管栅极，可控制通断；另一个栅极是悬浮的，没有任何外引线，也就是电气连接，它被完全包裹在一层二氧化硅介质层里面，是虚浮的，空的，称为浮栅。通过控制浮栅管q1的栅极电压的大小，可以控制浮栅吸附电子的能力，从而进行数据的写入、读取和擦除。当浮栅管q1的栅极电压很大时，浮栅开始吸附电子，也就是数据bit的写入。写入的数据是0还是1，通过电流判断。也就是通过采样电阻r上的电压来进行检测。设置一阈值电流，若采样到的电流大于阈值电流，则判定数据bit为1；若采样到电流小于阈值电流，则判定数据bit为0。

3、当浮栅管q1中的浮栅在生产中本身残留一部分的电子或者空穴时，在进行数据的写入、读取、擦除过程中，会出现过擦除、清写入、错读取等情况。例如浮栅中残留一部分电子，当进行数据写入操作时，在浮栅管q1的栅极加压，从而吸附更多的电子；写数据bit0时，通过对采样电阻r支路上的电流与阈值电流比较，本身有电子，再吸附更多的电子，从而采样电阻r支路上的电流过大，就容易造成采样到的电流超过阈值电流，从而数据bit被写为1。所以需要对非易失性存储单元的擦写能力进行检测，避免过擦除、清写入、错读取等情况。

4、传统方式中的一种是对mcu的存储单元中所有字节(byte)进行同样的操作，即擦除或同时写入一样的值。首先，对存储单元进行全体擦除，释放吸附的电子，此时所有的位比特(bit)处于不定态；然后，对各字节写入数据0x55(对应二进制01010101)；接着读取值，并比对是否是0x55，比对成功后对各字节再写入数据0xaa(对应二进制10101010)；然后再读取值，由于没有擦除，所以相当于所有的比特都写1，比对是否是0xff(对应二进制11111111)，以此来检测非易失性存储单元的擦写能力。传统方式中的另一种是同时对各字节依次写入0x00-0xff，并读取比对，以此实现对非易失性存储单元的擦写能力的检测。

5、上述两种检测方法虽然可以检测非易失性存储单元擦写能力，但是第一种检测在器件进行大批量量产时已经不能够保证其可靠性；第二种检测方式花费时间较长，效率低。对非易失性存储单元内部所有的字节同时进行一样的操作，浮栅管q1会互相影响，从而临界状态不易被发现。具体地，当两个在版图上位置比较靠近的比特同时写1时其两个浮栅管q1会相互影响，也就是其浮栅吸附能力被加强了；而当只需要对单个比特写1时，没有其他浮栅管q1的影响，其浮栅吸附能力不会被加强，可能会处于一个阈值临界值，导致写入数据的出错，从而留有隐患。此外，受个体差异及工艺差异的影响，每个浮栅管q1的吸附能力也会不同，用同一个电源对其流过电流，与阈值电流比较时，处于临界状态的个别浮栅管会判断出错，从而使得mcu整体出错。

6、因此，如何提高非易失性存储单元擦写能力检测的准确性、可靠性和效率，已成为本领域技术人员亟待解决的问题之一。

7、应该注意，上面对技术背景的介绍只是为了方便对本技术的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本技术的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

技术实现思路

1、鉴于以上所述现有技术的缺点，本发明的目的在于提供一种非易失性存储单元的检测方法、模块、mcu及电子设备，用于解决现有技术中非易失性存储单元的读写能力检测准确性低、可靠性差、效率低等问题。

2、为实现上述目的及其他相关目的，本发明提供一种非易失性存储单元的检测方法，所述非易失性存储单元的检测方法至少包括：

3、1)对所述非易失性存储单元进行擦除操作；

4、2)完成擦除操作后，在各字节中写入数据，将各字节中的一位设置为测试位，且各字节中仅测试位配置为1或0，任意测试位与相邻字节中相邻位的数据不同；

5、3)读取各字节中的数据，并与对应写入的数据进行比较；

6、4)若两者一致且循环次数小于16，则循环执行步骤1)、2)、3)，每循环一次步骤2)中移动一次各字节中测试位的位置；若两者一致且循环次数不小于16，则每个字节的每一位均通过写1和写0的检测，判定擦写能力符合要求；若两者不一致，则检测结束，判定擦写能力不符合要求。

7、可选地，在步骤2)循环的过程中，首先执行对各字节中每一比特轮流写1的操作，然后执行对各字节中每一比特轮流写0的操作；或者，在步骤2)循环的过程中，首先执行对各字节中每一比特轮流写0的操作，然后执行对各字节中每一比特轮流写1的操作。

8、更可选地，在步骤2)中，每个字节在循环的过程中测试位依次往左移一位。

9、为实现上述目的及其他相关目的，本发明提供一种非易失性存储单元的检测模块，用于实现上述非易失性存储单元的检测方法，所述非易失性存储单元的检测模块至少包括：

10、检测模式控制单元、非易失性存储单元控制器及非易失性存储单元；

11、所述检测模式控制单元接收控制指令，基于所述控制指令产生模式控制信息、写操作的起始数据信号及各检测模式的操作区域地址信号，并对读取的数据进行比对；

12、所述非易失性存储单元控制器连接于所述检测模式控制单元的输出端，基于所述检测模式控制单元的输出信号产生所述非易失性存储单元的时序控制信号、所述非易失性存储单元的地址信号及所述非易失性存储单元的数据信号；

13、所述非易失性存储单元连接所述非易失性存储单元控制器及所述检测模式控制单元，基于所述非易失性存储单元控制器的控制完成擦除、写入或读出操作。

14、更可选地，所述检测模式控制单元包括：

15、寄存器、模式控制器、检测数据地址发生器及数据比较器；

16、所述寄存器接收所述控制指令，并基于所述控制指令进行寄存器配置，得到配置信息；

17、所述模式控制器连接于所述寄存器的输出端，基于所述配置信息得到模式控制信息；

18、所述检测数据地址发生器连接于所述模式控制器的输出端，基于所述模式控制信息产生写操作的起始数据信号及各模式的操作区域地址信号；

19、所述数据比较器连接于所述模式控制器的输出端，并接收所述非易失性存储单元中读出的数据，将写入所述非易失性存储单元的数据与从所述非易失性存储单元读出的数据进行比较，并输出比较结果。

20、更可选地，所述寄存器包括数据寄存器及操作指令寄存器，所述数据寄存器用于存储数据，所述操作指令寄存器用于存储操作指令。

21、更可选地，所述非易失性存储单元控制器包括时序控制单元及数据地址产生单元；

22、所述时序控制单元基于所述模式控制信息产生所述非易失性存储单元的时序控制信号、写操作的数据增量及各操作区域的内部地址信号；

23、所述数据地址产生单元连接于所述检测模式控制单元及所述时序控制单元的输出端，将写操作的起始数据信号与所述数据增量整合得到写入所述非易失性存储单元的数据信号，将所述操作区域地址信号与对应操作区域的内部地址信号整合得到需要执行操作的所述非易失性存储单元的地址信号。

24、可选地，所述非易失性存储单元的检测模块还包括iic从机，所述iic从机设置于所述控制指令与所述检测模式控制单元之间，用于对外部输入的控制指令进行解码。

25、为实现上述目的及其他相关目的，本发明提供一种mcu，所述mcu至少包括上述非易失性存储单元的检测模块。

26、为实现上述目的及其他相关目的，本发明提供一种电子设备，所述电子设备至少包括上述非易失性存储单元的检测模块。

27、如上所述，本发明的非易失性存储单元的检测方法、模块、mcu及电子设备，具有以下有益效果：

28、1、本发明的非易失性存储单元的检测方法及模块按字节分配，每个字节的单bit轮流写1或写0，由于每个单bit独立写值，排除了其他器件的影响，只单纯验证每个独立bit的擦写能力，从而保证检测的准确性。

29、2、本发明的非易失性存储单元的检测方法及模块根据每个字节的特性，对单bit轮流写1或写0，无需对每一个字节写入0x00-0xff(写256次)，节省时间，效率高。

30、3、本发明的mcu及电子设备稳定性高、性能好。