用于NAND闪速存储器的方法和装置与流程

本发明的示例性实施例总体上涉及半导体和集成电路领域，更具体地，涉及nand闪速存储器(flash memory)的设计和操作。

背景技术：

1、存储设备广泛用于工业和消费电子产品中。在许多情况下，存储器的限制影响例如移动电话的工业或消费设备的尺寸、性能或成本。

2、在许多设备中使用的一种类型的存储器被称为nand闪速存储器。这种类型的存储器被组织成一个或多个区块，并且各个区块包括由字元线和位元线访问的存储单元串。利用耦合到位元线的页缓冲器将数据编程到存储单元中或从存储单元读取。在典型的nand闪速存储器中，一次可以编程或读取的位元线的数量等于页缓冲器的数量。这被称为“页编程”或“页读取”。增加页缓冲器的数量可以增加数据读/写吞吐量，以增强存储性能。然而，页缓冲器的电路尺寸相当大，并且通常占据存储器的管芯尺寸的大约20％到40％。因此，页缓冲器的典型数量被在今天的512gb到1tb的产品中限制在16kb至64kb的范围内，这限制了nand闪速存储器的读/写性能。

技术实现思路

1、在各种示例性实施例中，提供了与二维(2d)或三维(3d)nand存储器阵列一起使用的nand闪速存储器架构和方法。这些实施例也可以应用于单层单元(single-level cell，slc)、多层单元(multi-level cell，mlc)、三层单元(triple-level cell，tlc)、四层单元(quad-level cell，qlc)或每单元任意数量位的技术。

2、在实施例中，nand架构包括位元线选择闸，该位元线选择闸将页缓冲器连接到大量位元线，以增加读/写吞吐量。在另一实施例中，位元线选择闸将页缓冲器耦合到非相邻的位元线，以缓解电容耦合。在其它实施例中，使用额外的旁通闸和数据寄存器来增强nand存储器的操作。在另一些实施例中，提供了致使性能提高的新颖的编程和读取操作。

3、在实施例中，提供了一种用于对nand闪速存储器进行编程的方法，其包括：在字元线上设置编程条件，以设置与多个位元线相关联的多个存储单元的编程；以及顺序地启用位元线选择闸，以将数据从页缓冲器加载到存储器的多个位元线。在各个位元线加载有所选数据之后，停用相关联的位元线选择闸，使得使用位元线电容将所选数据维持在位元线上。该方法还包括：在所有位元线被加载有数据之后等待编程间隔完成，以对与多个位元线相关联的多个存储单元进行编程。多个存储单元的至少一部分是同时编程的。

4、在实施例中，提供了一种nand闪速存储器，其包括具有多个位元线和多个字元线的存储器阵列、以及存储待写入到存储器阵列中的数据或从存储器阵列读取的数据的页缓冲器。页缓冲器包括多个数据线，并被配置成同时对存储器阵列的多个单元串中的存储单元进行编程。存储器还包括位元线选择闸，其选择性地将页缓冲器的各个数据线连接到存储器阵列的两个或更多个位元线。

5、在实施例中，提供了一种用于编程nand闪速存储器的方法。该方法包括：在未选位元线维持禁止电压的同时，用偏置电压电平对所选存储单元的所选位元线进行预上电；将验证电压施加到耦合到所选存储单元的所选字元线；以及在第一时间间隔内使耦合到导通单元的所选位元线放电。方法还包括：读出所选位元线上的读出电压电平；当读出电压电平高于阈值电平时，用禁止电压电平加载所选位元线，并且当读出电压电平等于或低于阈值电平时，用编程电压加载所选位元线；以及针对各个所选位元线重复读出和加载操作。

6、在实施例中，提供了一种用于读取多层单元nand闪速存储器的方法。nand闪速存储器包括耦合到位元线和字元线的存储单元串以及耦合到位元线的单位数据锁存器。方法包括：通过执行以下操作来读取单元的位：将所选字元线电压电平施加到单元，以读出单元的输出；当输出指示单元是断开单元时，将锁存器翻转到第一数据值；以及重复施加和翻转的操作，直到所有字元线电压都已经被施加到单元为止，使得位的值被存储在锁存器中。方法还包括对要读取的单元的各个位重复读取操作。

7、在实施例中，提供了一种位元线选择闸电路，用于在一个页缓冲器的控制下读取和编程多个位元线上的单元。在读取操作期间，位元线选择闸电路包括多个加载器件，以向各个位元线提供加载电流用于电流读出操作。将位元线选择闸顺序地导通一段时间，以使得页缓冲器能够读出各个位元线的电压，从而确定单元的数据。另外，对于半位元线(hbl)操作，加载器件向未选位元线提供屏蔽电压。

8、在编程操作期间，将位元线选择闸顺序地导通一段时间，以使得页缓冲器能够将编程数据加载到各个位元线。对于半位元线(hbl)操作，加载器件向未选位元线提供禁止电压。

9、在实施例中，提供了一种nand闪速存储器，包括分别连接到多个位元线选择闸的多个位元线以及连接到多个位元线选择闸的页缓冲器。该nand闪速存储器还包括分别连接到多个位元线的多个加载器件。多个加载器件被配置成在读取操作期间提供加载电流。

10、在实施例中，提供了一种用于读取包括连接到多个位元线的单元串的nand闪速存储器的方法。多个位元线分别连接到多个位元线选择闸和多个加载器件。多个位元线选择闸连接到页缓冲器，并且该方法包括：将读取电压施加到所选字元线以生成单元电流，并且将来自加载器件的加载电流施加到位元线，使得基于各个位元线的单元电流与加载电流的比来生成位元线电压。方法还包括：选择性地启用位元线选择闸，使得页缓冲器读出各个位元线的位元线电压以确定该位元线的数据。

11、在实施例中，提供一种用于对存储器阵列中的多层单元进行程序化的方法。存储器阵列包括多个平面，各个平面包括多条位元线。该方法包括在第一平面组(first groupof planes)中储存多个数据位，每个平面有一个数据位。多个数据位被储存在第一平面组的位元线电容中。该方法还包括根据储存在第一平面组的位元线电容中的多个数据位对选定平面中的选定多层单元进行程序化。该选定平面不是该第一平面组中的平面。

12、在实施例中，提供一种用于对在包括多个集合(bank)的存储器阵列中的多层单元进行程序化的方法，并且各个集合包括多个多层单元。该方法包括使用单一层单元程序化将第一数据位储存在第一选定集合中，以及在第一重新程序化时间间隔期间使用多层单元程序化方式将第一选定集合中的第一数据位重新程序化到第二选定集合中的多层单元。该方法还包括使用单层单元程序化方式在第一重新程序化时间间隔期间将第二数据位储存在第三选定集合中。

13、在实施例中，提供一种用于对多层单元进行程序化的方法。该方法包括使用slc程序化操作将数据程序化到slc字符在线的单层单元(slc)、将斜坡数据施加至slc字元线以判定选定的斜坡数据与储存在(slc)单元中的数据匹配，以及程序化多层单元以具有与斜坡数据相关联的电压阈值水平。

14、在实施例中，提供一种用于对具有多个存储器芯片的装置进行程序化的方法。该存储器芯片包括能够储存多层数据的单元。该方法包括使用slc程序化操作将第一数据程序化到第一存储器芯片中、使用slc读取操作从第一存储器芯片读取第一数据、使用多层单元程序化操作将第一数据重新程序化到选定的存储器芯片中，以及在重新程序化的操作期间，使用slc程序化操作将第二数据程序化到第二芯片中。

15、在实施例中，一种装置包括具有耦合到第一页缓冲器的多个第一单元串的第一平面。各个第一单元串包括多个多层单元。该装置还包括具有耦合至第二页缓冲器的多个第二单元串的第二平面。每个第二单元串包括多个单层单元。该装置还被配置为使得第一页缓冲器被连接以与第二页缓冲器通讯。

16、在实施例中，提供一种用于对具有包括多层单元的多个存储器芯片的存储装置进行程序化的方法。该方法包括将第一数据加载到第一芯片中、使用单层单元(slc)程序化模式将第一数据程序化到第一芯片的选定单元中，以及使用多层单元程序化模式将储存在第一芯片的选定单元中的第一数据重新程序化到第一芯片的其它单元。该方法还包括对剩余芯片重复进行加载、程序化和重新程序化的操作。对剩余芯片的加载操作是在第一芯片的加载操作完成时开始的并且是以非重叠顺序方式发生的，并且对剩余芯片的加载操作是与第一芯片的程序化和重新程序化操作并行执行的。

17、本发明的另外特征和益处将从下面阐述的详细描述、附图和权利要求中变得明了。