一种实现同或逻辑运算的电路及系统的制作方法

本申请涉及集成电路设计，特别是涉及一种实现同或逻辑运算的电路及系统。

背景技术：

1、磁随机存储器(magnetic random access memory，mram)具有高速写入、非易失、高可靠、可持续微缩以及与互补金属氧化物半导体(complementary metal oxidesemiconductor，cmos)工艺兼容等特点，在存储领域具有重要应用前景。基于mram的以上特点，利用mram实现bnn(binary neural networks,二值神经网络)运算硬件的技术也相继被提出。

2、现有的实现同或逻辑运算的电路采用2t-2mtj单元结构，其中两个mtj(magnetictunnel junction，磁性隧道结)并联且必须在初始化时使两个存储单元的组态是互补的，即一个高组态，另一个必须为低组态。与其相关的两条位线也需要彩用户不得手段，如此增加了外围电路的复杂度，导致同或逻辑运算的电路的初始化效率降低。

3、因此，如何提高同或逻辑运算的电路的初始化效率，是本领域技术人员急需解决的问题。

技术实现思路

1、基于上述问题，本申请提供了一种实现同或逻辑运算的电路及系统，利用两个晶体管栅极电压互补的存储单元串联来实现同或逻辑运算，从而只需要一条位线连接，两个存储单元初始化时也不需要独立写入，进而降低了电路的复杂度，解决了现有的同或逻辑运算的电路的初始化效率低的问题。

2、第一方面，本申请实施例提供了一种实现同或逻辑运算的电路，包括：

3、第一存储单元以及第二存储单元；

4、所述第一存储单元和所述第二存储单元串联；

5、所述第一存储单元的输入电压和所述第二存储单元的输入电压互补。

6、可选的，所述第一存储单元，包括：第一晶体管以及第一磁性隧道结；

7、所述第一晶体管与所述第一磁性隧道结串联。

8、可选的，所述第二存储单元，包括：第二晶体管以及第二磁性隧道结；

9、所述第二晶体管与所述第二磁性隧道结串联。

10、可选的，所述第二存储单元，还包括：反相器；

11、所述反相器与所述第二晶体管的栅极连接。

12、可选的，所述第一晶体管的栅极处的第一栅极电压与所述第二晶体管的栅极处的第二栅极电压互补。

13、可选的，所述第一磁性隧道结的初始磁化状态不固定。

14、可选的，所述第一铁磁层的磁化方向不固定；

15、所述第二铁磁层的磁化方向固定向上。

16、可选的，所述第二磁性隧道结的初始磁化状态不固定。

17、可选的，所述第二磁性隧道结包括：第三铁磁层以及第四铁磁层；

18、所述第三铁磁层的磁化方向不固定；

19、所述第四铁磁层的磁化方向固定向上。

20、第二方面，本申请实施例提供了一种实现同或逻辑运算的系统，所述系统包括如上所述的一种实现同或逻辑运算的电路。

21、从以上技术方案可以看出，相较于现有技术，本申请具有以下优点：

22、本申请提供的一种实现同或逻辑运算的电路包括：第一存储单元以及第二存储单元。其中第一存储单元和第二存储单元串联，且第一存储单元的输入电压和第二存储单元的输入电压互补。如此，利用两个晶体管栅极电压互补的存储单元串联来实现同或逻辑运算，从而只需要一条位线连接，两个存储单元初始化时也不需要独立写入，进而降低了电路的复杂度，提高了同或逻辑运算的电路的初始化效率。

技术特征：

1.一种实现同或逻辑运算的电路，其特征在于，包括：

2.根据权利要求1所述的一种实现同或逻辑运算的电路，其特征在于，所述第一存储单元，包括：第一晶体管以及第一磁性隧道结；

3.根据权利要求2所述的一种实现同或逻辑运算的电路，其特征在于，所述第二存储单元，包括：第二晶体管以及第二磁性隧道结；

4.根据权利要求3所述的一种实现同或逻辑运算的电路，其特征在于，所述第二存储单元，还包括：反相器；

5.根据权利要求3所述的一种实现同或逻辑运算的电路，其特征在于，所述第一晶体管的栅极处的第一栅极电压与所述第二晶体管的栅极处的第二栅极电压互补。

6.根据权利要求2所述的一种实现同或逻辑运算的电路，其特征在于，所述第一磁性隧道结的初始磁化状态不固定。

7.根据权利要求6所述的一种实现同或逻辑运算的电路，其特征在于，所述第一磁性隧道结包括：第一铁磁层以及第二铁磁层；

8.根据权利要求1所述的一种实现同或逻辑运算的电路，其特征在于，所述第二磁性隧道结的初始磁化状态不固定。

9.根据权利要求1所述的一种实现同或逻辑运算的电路，其特征在于，所述第二磁性隧道结包括：第三铁磁层以及第四铁磁层；

10.一种实现同或逻辑运算的系统，其特征在于，所述系统包括如权利要求1至9所述的一种实现同或逻辑运算的电路。

技术总结本申请公开了一种实现同或逻辑运算的电路及系统，可应用于集成电路设计技术领域，该电路包括：第一存储单元以及第二存储单元；所述第一存储单元和所述第二存储单元串联；所述第一存储单元的输入电压和所述第二存储单元的输入电压互补。如此，利用两个晶体管栅极电压互补的存储单元串联来实现同或逻辑运算，从而只需要一条位线连接，两个存储单元初始化时也不需要独立写入，进而降低了电路的复杂度，提高了同或逻辑运算的电路的初始化效率。技术研发人员：崔岩,李彬鸿,徐勇,王云,叶甜春受保护的技术使用者：广东省大湾区集成电路与系统应用研究院技术研发日：技术公布日：2024/6/13