存储器、存储器的编程方法和存储器系统与流程

本申请涉及存储，特别涉及一种存储器、存储器的编程方法和存储器系统。

背景技术：

1、ivs(instant voltage shift，瞬间阈值电压漂移)是指在向存储单元施加编程脉冲后的短暂时间内(如100μs)，会存在一部分电子从存储单元晶体管中跑出的一种现象。

技术实现思路

1、本申请提供了一种存储器、存储器的编程方法和存储器系统，能够降低ivs现象对存储单元晶体管中存储电子个数的影响。所述技术方案如下：

2、第一方面，提供了一种存储器的编程方法，所述方法包括：

3、在存储器的编程过程中，在第一验证阶段第一存储面通过验证以及第二存储面未通过验证的情况下，在第二验证阶段再次对所述第一存储面进行验证，其中，所述第二验证阶段为所述第一验证阶段对应的下一个验证阶段；

4、在所述第二验证阶段所述第一存储面存在未通过验证的存储单元的情况下，在所述第二验证阶段对应的下一个编程阶段对所述未通过验证的存储单元进行编程。

5、在一些可选的实施例中，所述对所述未通过验证的存储单元进行编程，包括：向所述未通过验证的存储单元耦合的字线施加编程脉冲，向所述未通过验证的存储单元耦合的位线施加目标电压，其中，所述目标电压小于屏蔽电压且大于导通电压，所述屏蔽电压为施加在不需要编程的存储单元所耦合位线上的电压，所述导通电压为所述编程过程中任一存储单元第一次进行编程时施加在所述存储单元所耦合位线上的电压。

6、在一些可选的实施例中，所述向所述未通过验证的存储单元耦合的位线施加目标电压之前，还包括：在次数与电压的对应关系中，确定当前已施加编程脉冲的次数对应的目标电压。

7、在一些可选的实施例中，所述第一验证阶段验证的存储状态是全部n个存储状态中在先验证的n-1个存储状态中的一个，所述n的值与所述编程过程中需要验证的存储状态的总数相等。

8、在一些可选的实施例中，所述第一存储面通过验证是指：所述第一存储面中在所述第一验证阶段通过验证的存储单元的占比大于指定比值。

9、在一些可选的实施例中，所述第一验证阶段与所述第二验证阶段之间还包括第一编程阶段，所述方法还包括：在所述第一编程阶段中，对所述第二存储面中未通过验证的存储单元进行编程。

10、在一些可选的实施例中，所述存储单元为四级单元qlc。

11、第二方面，提供了一种存储器，所述存储器包括外围电路和至少两个存储面，每个存储面中包括多个存储单元，其中：

12、所述外围电路，被配置为在所述存储器的编程过程中，在第一验证阶段第一存储面通过验证以及第二存储面未通过验证的情况下，在第二验证阶段再次对所述第一存储面进行验证，其中，所述第二验证阶段为所述第一验证阶段对应的下一个验证阶段；在所述第二验证阶段所述第一存储面存在未通过验证的存储单元的情况下，在所述第二验证阶段对应的下一个编程阶段对所述未通过验证的存储单元进行编程。

13、在一些可选的实施例中，所述外围电路，被配置为向所述未通过验证的存储单元耦合的字线施加编程脉冲，向所述未通过验证的存储单元耦合的位线施加目标电压，其中，所述目标电压小于屏蔽电压且大于导通电压，所述屏蔽电压为施加在不需要编程的存储单元所耦合位线上的电压，所述导通电压为所述编程过程中任一存储单元第一次进行编程时施加在所述存储单元所耦合位线上的电压。

14、在一些可选的实施例中，所述外围电路，还被配置为：在次数与电压的对应关系中，确定当前已施加编程脉冲的次数对应的目标电压。

15、在一些可选的实施例中，所述第一验证阶段验证的存储状态是全部n个存储状态中在先验证的n-1个存储状态中的一个，所述n的值与所述编程过程中需要验证的存储状态的总数相等。

16、在一些可选的实施例中，所述第一存储面通过验证是指：所述第一存储面中在所述第一验证阶段通过验证的存储单元的占比大于指定比值。

17、在一些可选的实施例中，所述第一验证阶段与所述第二验证阶段之间还包括第一编程阶段；所述外围电路，还被配置为在所述第一编程阶段中，对所述第二存储面中未通过验证的存储单元进行编程。

18、在一些可选的实施例中，所述存储单元为四级单元qlc。

19、第三方面，提供了一种存储器系统，所述存储器系统包括：

20、一个或多个存储器，所述存储器包括至少两个存储面，以及，

21、耦合到所述存储器并且被配置为控制所述存储器的存储器控制器，其中，所述存储器控制器被配置为在所述存储器的编程过程中，在第一验证阶段第一存储面通过验证以及第二存储面未通过验证的情况下，在第二验证阶段再次对所述第一存储面进行验证，其中，所述第二验证阶段为所述第一验证阶段对应的下一个验证阶段；在所述第二验证阶段所述第一存储面存在未通过验证的存储单元的情况下，在所述第二验证阶段对应的下一个编程阶段对所述未通过验证的存储单元进行编程。

22、第四方面，提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有指令，所述指令在外围电路上运行时实现如上述第一方面所述的存储器的编程方法。

23、本申请提供的技术方案可以包括以下有益效果：

24、在对存储器的编程过程中，在某个验证阶段对多个存储面进行验证后，如果出现部分存储面(即第一存储面)通过验证，部分存储面(即第二存储面)未通过验证的情况，则可以在下个验证阶段，再次对第一存储面进行验证。如果第一存储面中部分存储单元因ivs现象导致电子数量减少、阈值电压降低，则该部分存储单元可能就无法通过下个验证阶段的验证。也就是说，在本申请中通过再次对第一存储面进行验证，能够验证出第一存储面中受到ivs现象影响的存储单元。而对于第一存储面中在下个验证阶段未通过验证的存储单元，可以在后续的编程阶段中再次进行编程，以恢复存储单元原有的阈值电压。可见采用本申请可以降低ivs对存储单元的影响，能够提高存储器存储数据的准确性。

技术特征：

1.一种存储器的编程方法，其特征在于，所述方法包括：

2.根据权利要求1所述的方法，其特征在于，所述对所述未通过验证的存储单元进行编程，包括：

3.根据权利要求2所述的方法，其特征在于，所述向所述未通过验证的存储单元耦合的位线施加目标电压之前，还包括：

4.根据权利要求1所述的方法，其特征在于，所述第一验证阶段验证的存储状态是全部n个存储状态中在先验证的n-1个存储状态中的一个，所述n的值与所述编程过程中需要验证的存储状态的总数相等。

5.根据权利要求1至4任一项所述的方法，其特征在于，所述第一存储面通过验证是指：所述第一存储面中在所述第一验证阶段通过验证的存储单元的占比大于指定比值。

6.根据权利要求5所述的方法，其特征在于，所述第一验证阶段与所述第二验证阶段之间还包括第一编程阶段，所述方法还包括：

7.根据权利要求1至4任一项所述的方法，其特征在于，所述存储单元为四级单元qlc。

8.一种存储器，其特征在于，所述存储器包括外围电路和至少两个存储面，每个存储面中包括多个存储单元，其中：

9.根据权利要求8所述的存储器，其特征在于，

10.根据权利要求9所述的存储器，其特征在于，所述外围电路，还被配置为：

11.根据权利要求8所述的存储器，其特征在于，所述第一验证阶段验证的存储状态是全部n个存储状态中在先验证的n-1个存储状态中的一个，所述n的值与所述编程过程中需要验证的存储状态的总数相等。

12.根据权利要求8至11任一项所述的存储器，其特征在于，所述第一存储面通过验证是指：所述第一存储面中在所述第一验证阶段通过验证的存储单元的占比大于指定比值。

13.根据权利要求12所述的存储器，其特征在于，所述第一验证阶段与所述第二验证阶段之间还包括第一编程阶段；

14.根据权利要求8至11任一项所述的存储器，其特征在于，所述存储单元为四级单元qlc。

15.一种存储器系统，其特征在于，所述存储器系统包括：

技术总结本申请公开了一种存储器、存储器的编程方法和存储器系统，属于存储技术领域。该存储器的编程方法包括：在存储器的编程过程中，在第一验证阶段第一存储面通过验证以及第二存储面未通过验证的情况下，在第二验证阶段再次对第一存储面进行验证，其中，第二验证阶段为第一验证阶段对应的下一个验证阶段；在第二验证阶段第一存储面存在未通过验证的存储单元的情况下，在第二验证阶段对应的下一个编程阶段对未通过验证的存储单元进行编程。采用本申请，能够通过降低IVS对存储单元的影响。技术研发人员：董志鹏,万维俊受保护的技术使用者：长江存储科技有限责任公司技术研发日：技术公布日：2024/7/23