半导体器件及其测试方法与流程

本公开实施例涉及半导体，特别涉及一种半导体器件及其测试方法。

背景技术：

1、半导体器件，如高带宽存储器(hbm，high bandwidth memory)的测试过程中，由于电流限制和数据冲突的原因，不可能所有的测试项均把所有的芯片(die)，如动态随机存取存储器(dram，dynamic random access memory)全部开启。

2、如何根据测试的不同阶段的不同条件，例如探针测试(cp，circuit probing)和老化测试(bi，burn in)中开启任意个数的芯片，是需要解决的测试问题。

技术实现思路

1、有鉴于此，本公开实施例提供一种半导体器件及其测试方法。

2、根据本公开实施例的第一方面，提供一种半导体器件，所述半导体器件包括：

3、基底；

4、多个芯片，依次堆叠在所述基底上；每一所述芯片均存储有惟一的标识符信息；

5、每一所述芯片均包括测试选择电路和测试数据输出电路；其中，

6、所述测试选择电路被配置为：接收从所述基底传输至每一所述芯片的时钟信号和测试信号，基于所述时钟信号、所述测试信号及所述标识符信息，产生测试数据和掩码信号；

7、所述测试数据输出电路被配置为：接收所述掩码信号、所述时钟信号和所述测试数据，并根据所述掩码信号和所述时钟信号确定是否向所述芯片内的其他电路传输所述测试数据。

8、上述方案中，所述测试选择电路包括：测试协议转换电路、掩码信号生成电路；其中，

9、所述测试协议转换电路被配置为：将所述测试信号和所述时钟信号转换为所述测试数据和掩码数据；

10、所述掩码信号生成电路与所述测试协议转换电路连接，所述掩码信号生成电路被配置为：根据所述时钟信号、所述掩码数据及所述标识符信息生成所述掩码信号，所述掩码信号用于表征所述芯片是否为目标芯片。

11、上述方案中，所述掩码数据的位数与所述芯片的数量相同；

12、所述掩码信号生成电路包括：标识符译码器和比较电路；其中，

13、所述标识符译码器被配置为：接收所述芯片的标识符信息，将所述标识符信息进行译码处理，输出与所述掩码数据位数相同的译码数据；

14、所述比较电路被配置为：接收所述掩码数据和所述译码数据，对所述掩码数据和所述译码数据进行比较并输出所述掩码信号。

15、上述方案中，所述掩码信号生成电路还包括多个第一触发器，每一所述第一触发器的数据输入端用于接收所述用于接收所述掩码数据的一位数据，每一所述第一触发器的时钟输入端用于接收所述时钟信号；每一所述第一触发器被配置为根据时钟信号将所述掩码数据的一位数据传输给所述比较电路。

16、上述方案中，所述比较电路包括第一与门和多个同或门，每一所述同或门的第一输入端用于接收所述掩码数据的一位数据，每一所述同或门的第二输入端用于接收所述译码数据的一位数据，所述第一与门的输入端分别连接至每一所述同或门的输出端，所述第一与门的输出端输出所述掩码信号。

17、上述方案中，所述测试数据输出电路包括门控时钟电路和数据输出电路，所述门控时钟电路根据所述掩码信号和所述时钟信号输出门控时钟信号，所述数据输出电路被配置为：接收所述门控时钟信号和所述测试数据，并根据所述门控时钟信号输出所述测试数据。

18、上述方案中，所述门控时钟电路包括第二触发器和第二与门，所述第二触发器的数据输入端用于接收所述掩码信号，所述第二触发器的时钟输入端用于接收所述时钟信号，所述第二与门的第一输入端连接所述第二触发器的数据输出端，所述第二与门的第二输入端接收所述时钟信号，所述第二与门的输出端输出所述门控时钟信号。

19、上述方案中，所述数据输出电路包括第三触发器，所述第三触发器的数据输入端用于接收所述测试数据，所述第三触发器的时钟输入端用于接收所述门控时钟信号，所述第三触发器的数据输出端输出所述测试数据。

20、上述方案中，所述芯片包含一次性可编程存储元件，所述芯片的标识符信息存储在所述一次性可编程存储元件中。

21、上述方案中，所述半导体器件还包括：贯穿所述多个芯片且延伸至所述基底中的第一硅通孔和第二硅通孔，所述测试选择电路通过所述第一硅通孔、所述第二硅通孔分别接收所述基底传输的所述时钟信号、所述测试信号。

22、上述方案中，所述芯片包括动态随机存取存储器。

23、根据本公开实施例的第二方面，提供一种半导体器件的测试方法，所述半导体器件包括：基底；多个芯片，依次堆叠在所述基底上；每一所述芯片均存储有惟一的标识符信息；每一所述芯片均包括测试选择电路和测试数据输出电路；所述方法包括：

24、所述测试选择电路分别接收从所述基底传输至每一所述芯片的时钟信号和测试信号；基于所述时钟信号、所述测试信号及所述标识符信息产生测试数据和掩码信号；

25、所述测试数据输出电路接收所述掩码信号、所述时钟信号和所述测试数据，并根据所述掩码信号和所述时钟信号确定是否向所述芯片内的其他电路输出所述测试数据。

26、上述方案中，所述基于所述时钟信号、所述测试信号及所述标识符信息产生测试数据和掩码信号，包括：

27、将所述测试信号和所述时钟信号转换为所述测试数据和掩码数据；

28、根据所述时钟信号、所述掩码数据及所述标识符信息生成所述掩码信号，所述掩码信号用于表征所述芯片是否为目标芯片；

29、根据所述掩码信号和所述时钟信号确定是否向所述芯片内的其他电路输出所述测试数据，包括：

30、当相应所述芯片为目标芯片时，输出所述测试数据；当所述芯片不是目标芯片时，不输出所述测试数据。

31、本公开各实施例中，每一所述芯片均包括测试选择电路和测试数据输出电路；其中，所述测试选择电路被配置为：接收从所述基底传输至每一所述芯片的时钟信号和测试信号产生测试数据和掩码信号；所述测试数据输出电路与所述测试选择电路连接，被配置为：接收所述掩码信号、所述时钟信号和所述测试数据，并根据所述掩码信号和所述时钟信号确定是否向所述芯片内的其他电路传输所述测试数据。本公开实施例中无需额外的路径，仅利用半导体器件现有的时钟信号tm_clk和测试信号test_bus所对应的路径，接收从基底传输的时钟信号和测试信号，利用每一所述芯片存储的惟一标识符信息，产生掩码信号和测试数据，以及根据掩码信号和时钟信号确定是否向所述芯片内的其他电路传输所述测试数据，从而达到单独控制每一芯片关闭或开启的目的。

技术特征：

1.一种半导体器件，其特征在于，包括：

2.根据权利要求1所述的半导体器件，其特征在于，所述测试选择电路包括：测试协议转换电路、掩码信号生成电路；其中，

3.根据权利要求2所述的半导体器件，其特征在于，所述掩码数据的位数与所述芯片的数量相同；

4.根据权利要求3所述的半导体器件，其特征在于，所述掩码信号生成电路还包括多个第一触发器，每一所述第一触发器的数据输入端用于接收所述用于接收所述掩码数据的一位数据，每一所述第一触发器的时钟输入端用于接收所述时钟信号；每一所述第一触发器被配置为：根据时钟信号将所述掩码数据的一位数据传输给所述比较电路。

5.根据权利要求3所述的半导体器件，其特征在于，所述比较电路包括：第一与门和多个同或门，每一所述同或门的第一输入端用于接收所述掩码数据的一位数据，每一所述同或门的第二输入端用于接收所述译码数据的一位数据，所述第一与门的输入端分别连接至每一所述同或门的输出端，所述第一与门的输出端输出所述掩码信号。

6.根据权利要求1所述的半导体器件，其特征在于，所述测试数据输出电路包括门控时钟电路和数据输出电路，所述门控时钟电路根据所述掩码信号和所述时钟信号输出门控时钟信号，所述数据输出电路被配置为：接收所述门控时钟信号和所述测试数据，并根据所述门控时钟信号输出所述测试数据。

7.根据权利要求6所述的半导体器件，其特征在于，所述门控时钟电路包括第二触发器和第二与门，所述第二触发器的数据输入端用于接收所述掩码信号，所述第二触发器的时钟输入端用于接收所述时钟信号，所述第二与门的第一输入端连接所述第二触发器的数据输出端，所述第二与门的第二输入端接收所述时钟信号，所述第二与门的输出端输出所述门控时钟信号。

8.根据权利要求7所述的半导体器件，其特征在于，所述数据输出电路包括第三触发器，所述第三触发器的数据输入端用于接收所述测试数据，所述第三触发器的时钟输入端用于接收所述门控时钟信号，所述第三触发器的数据输出端输出所述测试数据。

9.根据权利要求1所述的半导体器件，其特征在于，所述芯片包含一次性可编程存储元件，所述芯片的标识符信息存储在所述一次性可编程存储元件中。

10.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：贯穿所述多个芯片且延伸至所述基底中的第一硅通孔和第二硅通孔，所述测试选择电路通过所述第一硅通孔、所述第二硅通孔分别接收所述基底传输的所述时钟信号、所述测试信号。

11.根据权利要求1所述的半导体器件，其特征在于，所述芯片包括动态随机存取存储器。

12.一种半导体器件的测试方法，其特征在于，所述半导体器件包括：基底；多个芯片，依次堆叠在所述基底上；每一所述芯片均存储有惟一的标识符信息；每一所述芯片均包括测试选择电路和测试数据输出电路；所述方法包括：

13.根据权利要求12所述的测试方法，其特征在于，所述基于所述时钟信号、所述测试信号及所述标识符信息产生测试数据和掩码信号，包括：

技术总结本公开实施例提出了一种半导体器件及其测试方法，其中，所述半导体器件包括：基底；多个芯片，依次堆叠在所述基底上；每一所述芯片均存储有惟一的标识符信息；每一所述芯片均包括测试选择电路和测试数据输出电路；其中，所述测试选择电路被配置为：接收从所述基底传输至每一所述芯片的时钟信号和测试信号，基于所述时钟信号、所述测试信号及所述标识符信息，产生测试数据和掩码信号；所述测试数据输出电路被配置为：接收所述掩码信号、所述时钟信号和所述测试数据，并根据所述掩码信号和所述时钟信号确定是否向所述芯片内的其他电路传输所述测试数据。技术研发人员：张家瑞受保护的技术使用者：长鑫存储技术有限公司技术研发日：技术公布日：2024/7/18