一种刷新电路、方法及存储器与流程

本公开涉及半导体，尤其涉及一种刷新电路、方法及存储器。

背景技术：

1、动态随机存取存储器(dynamic random access memory，dram)存在错误检查与纠正(error check and correct，ecc)模式与错误检查与清除ecs(error check and scrub，ecs)模式。其中，ecc模式可以对dram内失效的单比特位进行自动纠错，ecs模式可以周期性检查和修正数据。目前，由于dram体积的逐渐缩减，dram中的数据失效现象迅速增加，影响了存储器的稳定性。

技术实现思路

1、本公开提供了一种刷新电路、方法及存储器，能够改善数据失效现象，提高存储器的性能。

2、本公开的技术方案是这样实现的：

3、第一方面，本公开实施例提供了一种刷新电路，包括：

4、刷新命令计数模块，配置为对刷新命令进行计数产生第一计数值；若所述第一计数值小于第一阈值，则输出处于第一电平的刷新地址选择信号；若所述第一计数值大于等于所述第一阈值，则输出处于第二电平的所述刷新地址选择信号；

5、刷新地址发生器，配置为输出行地址信号，并基于刷新操作更新所述行地址信号；

6、弱地址发生器，与所述刷新命令计数模块连接，配置为接收所述刷新地址选择信号，并在所述刷新地址选择信号为第二电平时，基于每个所述刷新命令输出多个弱地址信号；其中，所述弱地址信号是在执行错误检查与清除(ecs)操作中记录的行地址信息；

7、刷新模块，与所述刷新命令计数模块、所述刷新地址发生器和所述弱地址发生器连接，配置为在接收到的所述刷新地址选择信号为第一电平时，响应于接收到的所述刷新命令信号依次对所述行地址信号对应的存储行执行刷新操作；或者，在接收到的所述刷新地址选择信号为第二电平时，响应于接收到的所述刷新命令信号依次对多个所述弱地址信号对应的存储行执行刷新操作。

8、在一些实施例中，所述刷新命令计数模块，具体配置为接收所述刷新命令信号；每接收到一个所述刷新命令信号时，对所述第一计数值进行加一处理；

9、在所述第一计数值达到第二阈值时，对所述第一计数值进行复位处理；其中，所述第二阈值大于所述第一阈值。

10、在一些实施例中，所述刷新模块，还配置为输出刷新时钟信号；其中，在每次刷新操作时，所述刷新时钟信号产生一个刷新脉冲；

11、所述刷新地址发生器，还配置为接收所述刷新时钟信号；并根据所述刷新时钟信号上的每一个刷新脉冲依次更新并输出所述行地址信号。

12、在一些实施例中，所述刷新地址发生器，还配置为接收所述刷新地址选择信号，在所述刷新地址选择信号处于第一电平时，根据所述刷新时钟信号上的每一个刷新脉冲依次更新并输出所述行地址信号，以及在所述刷新地址选择信号处于第二电平时，屏蔽所述刷新时钟信号。

13、在一些实施例中，所述第一计数值包括m位子信号，且所述第一阈值为2(n-1)；

14、所述刷新命令计数模块包括m个依次级联的触发器，每一级所述触发器的输入端均与其自身的反相输出端连接，第i级所述触发器的正相端输出端用于输出所述第一计数值的第i位子信号，第1级所述触发器的时钟端用于接收所述刷新命令信号，第i+1级所述触发器的时钟端与第i级所述触发器的反相输出端连接；

15、其中，所述第一计数值的第n位子信号输出为所述刷新地址选择信号，m为大于1的整数，i为大于等于1且小于m的整数，n为大于1且小于等于m的整数。

16、在一些实施例中，所述第二阈值为2(l-1)+2(n-1)，l为小于等于n的正整数；

17、所述刷新命令计数模块还包括第一与门，所述第一与门的第一输入端与第n个所述触发器的正相输出端连接，所述第一与门的第二输入端与第l个所述触发器的正相输出端连接，所述第一与门的输出端与所有所述触发器的复位端连接。

18、在一些实施例中，所述弱地址发生器包括第一逻辑单元和先入先出寄存器，且所述先入先出寄存器存储有若干个所述弱地址信号，其中：

19、所述第一逻辑单元，配置为接收所述刷新命令信号和所述刷新地址选择信号，对所述刷新命令信号和所述刷新地址选择信号进行逻辑处理，输出弱地址时钟信号；其中，在所述刷新地址选择信号处于第二电平时，每接收到一个所述刷新命令信号，在所述弱地址时钟信号上产生一个脉冲；

20、所述先入先出寄存器，配置为接收所述弱地址时钟信号，并根据所述弱地址时钟信号上的每一个脉冲，输出多个所述弱地址信号。

21、在一些实施例中，所述弱地址信号是指ecs模式中错误比特位大于第三阈值的存储行；

22、所述弱地址发生器，还配置为接收当前ecs操作行地址信号和对应的存储标志信号，在所述存储标志信号有效时，将所述当前ecs操作行地址信号存储为所述弱地址信号；其中，所述存储标志信号指示所述当前ecs操作行地址信号对应的存储行的错误比特位是否大于第三阈值。

23、在一些实施例中，所述弱地址发生器还包括锁存器、地址比较器和第二逻辑单元，其中：

24、所述锁存器，配置为锁存上一次存储的所述弱地址信号；

25、所述地址比较器，配置为接收所述当前ecs操作行地址信号和上一次存储的所述弱地址信号；在所述当前ecs操作行地址信号和上一次存储的所述弱地址信号不同时，输出有效的更新标志信号；

26、所述第二逻辑单元，配置为接收所述存储标志信号和所述更新标志信号；在所述存储标志信号和所述更新标志信号均有效时，输出有效的加载时钟信号；

27、所述锁存器，还配置为接收所述加载时钟信号和所述当前ecs操作行地址信号；在所述加载时钟信号有效时，将所述当前ecs操作行地址信号作为待存储的所述弱地址信号进行锁存；

28、所述先入先出寄存器，还配置为接收延迟第一预设时间的所述加载时钟信号和待存储的所述弱地址信号，基于所述加载时钟信号将待存储的所述弱地址信号进行存储。

29、在一些实施例中，所述第二逻辑单元包括第二与门和脉冲发生器，其中：

30、所述第二与门的第一输入端接收所述存储标志信号，所述第二与门的第二输入端接收所述更新标志信号，所述第二与门的输出端与所述脉冲发生器的输入端连接，所述脉冲发生器的输出端用于输出所述加载时钟信号。

31、在一些实施例中，所述脉冲发生器包括第一非门、延迟单元和第三与门，其中：

32、所述第一非门的输入端与所述第二与门的输出端连接，所述第一非门的输出端与所述延迟单元的输入端连接，所述延迟单元的输出端与所述第三与门的第二输入端连接，所述第三与门的第一输入端与所述第二与门的输出端连接，所述第三与门的输出端用于输出所述加载时钟信号。

33、在一些实施例中，所述刷新模块包括控制子单元、选择子单元和刷新子单元，其中：

34、所述控制子单元，配置为接收所述刷新地址选择信号；在刷新地址选择信号为第二电平时，基于所述刷新时钟信号，产生并输出选择信号组；所述选择子单元，配置为接收所述选择信号组、所述刷新地址选择信号、所述行地址信号和多个所述弱地址信号；在所述刷新地址选择信号为第一电平时，将所述行地址信号输出为待刷新地址信号；在所述刷新地址选择信号为第二电平时，基于所述选择信号组将多个所述弱地址信号依次输出为所述待刷新地址信号；

35、所述刷新子单元，配置为接收所述刷新命令信号和所述待刷新地址信号，响应于所述刷新命令信号依次对所述待刷新地址信号指示的存储行执行一次刷新操作。

36、在一些实施例中，所述控制子单元包括第四与门、脉冲计数单元、第三逻辑单元和第四逻辑单元，其中：

37、所述第四与门的输入端接收所述刷新地址选择信号和所述刷新时钟信号；所述第四与门的输出端与所述脉冲计数单元的输入端连接，所述脉冲计数单元的输出端输出计数信号组；

38、所述第三逻辑单元的输入端对所述计数信号组进行第一译码处理以输出所述选择信号组；

39、所述第四逻辑单元的输入端对所述计数信号组进行第二译码处理以输出所述脉冲计数单元的复位信号。

40、在一些实施例中，所述选择信号组包括x位选择子信号，所述第三逻辑单元包括x个与非门，其中：

41、每个所述与非门有m个输入端，用于接收m个目标计数信号或其反相信号，x个所述与非门的输出端与x位所述选择子信号一一对应；其中，所述目标计数信号为计数信号组中的m个计数信号，且任意两个所述与非门均不具有完全相同的输入；

42、其中，x为正整数，m为大于等于2的整数。

43、在一些实施例中，基于每个所述刷新命令输出的所述弱地址信号的数量为x；

44、所述选择子单元包括x+1个级联的选择器：

45、第1级所述选择器的第一输入端接收第x个所述弱地址信号，第1级所述选择器的第二输入端接收地信号，第1级所述选择器的控制端接收第x位所述选择子信号；

46、第j级所述选择器的第一输入端接收第x+1-j个所述弱地址信号，第j级所述选择器的第二输入端与第j-1级所述选择器的输出端连接，第j级所述选择器的控制端接收第x+1-j位所述选择子信号；其中，j为大于等于2且小于等于x的整数；

47、第x+1级所述选择器的第一输入端接收所述行地址信号，第x+1级所述选择器的第二输入端与第x级所述选择器的输出端连接，第x+1级所述选择器的控制端接收所述刷新地址选择信号，第x+1级所述选择器的输出端输出所述待刷新地址信号。

48、在一些实施例中，在x＝3的情况下，所述脉冲计数单元包括第1级触发器和第2级所述触发器，所述第三逻辑单元包括第一与非门、第二与非门和第三与非门，所述选择子单元包括第1级所述选择器、第2级所述选择器、第3级所述选择器和第4级所述选择器；其中，

49、第1级所述触发器的时钟端与所述第四与门的输出端连接，第1级所述触发器的输入端与其自身的反相输出端连接，第1级所述触发器的正相端输出端用于输出所述计数信号组的第1位子信号；第2级所述触发器的时钟端与第1级所述触发器的反相输出端连接；第2级所述触发器的的输入端与其自身的反相输出端连接，第2级所述触发器的正相端输出端用于输出所述计数信号组的第2位子信号；

50、所述第一与非门的第一输入端与第1级所述触发器的反相输出端连接，所述第一与非门的第二输入端与第2级所述触发器的反相输出端连接，所述第一与非门的输出端输出第1位所述选择子信号；所述第二与非门的第一输入端与第1级所述触发器的正相输出端连接，所述第二与非门的第二输入端与第2级所述触发器的反相输出端连接，所述第二与非门的输出端输出第2位所述选择子信号；所述第三与非门的第一输入端与第1级所述触发器的反相输出端连接，所述第三与非门的第二输入端与第2级所述触发器的正相输出端连接，所述第三与非门的输出端输出第3位所述选择子信号；

51、第1级所述选择器的第一输入端接收第3个所述弱地址信号，第1级所述选择器的第二输入端接收所述地信号，第1级所述选择器的控制端接收第3位所述选择子信号；第2级所述选择器的第一输入端接收第2个所述弱地址信号，第2级所述选择器的第二输入端与第1级所述选择器的输出端连接，第2级所述选择器的控制端接收第2位所述选择子信号；第3级所述选择器的第一输入端接收第1个所述弱地址信号，第3级所述选择器的第二输入端与第2级所述选择器的输出端连接，第3级所述选择器的控制端接收第1位所述选择子信号；第4级所述选择器的第一输入端接收所述行地址信号，第4级所述选择器的第二输入端与第3级所述选择器的输出端连接，第4级所述选择器的控制端接收所述刷新地址选择信号，第4级所述选择器的输出端输出所述待刷新地址信号。

52、在一些实施例中，所述刷新电路还包括ecs模块和阈值模块，其中：

53、所述ecs模块，配置为输出所述当前ecs操作行地址信号和第二计数值；其中，所述第二计数值是指所述当前ecs操作行地址信号对应的存储行的错误比特位的数量；

54、所述阈值模块，配置为接收所述第二计数值，在所述第二计数值大于所述第三阈值时，输出有效的所述存储标志信号；在所述第二计数值小于等于所述第三阈值时，输出无效的所述存储标志信号；

55、所述弱地址发生器，还配置为接收所述存储标志信号和所述当前ecs操作行地址信号，在所述存储标志信号有效时，将所述当前ecs操作行地址信号存储为所述弱地址信号。

56、在一些实施例中，所述阈值模块，还配置为接收阈值设置信号，基于所述阈值设置信号确定所述第三阈值。

57、第二方面，本公开实施例提供了一种刷新方法，应用于如第一方面所述的刷新电路，所述方法包括：

58、在所述存储器每次接收到刷新命令时，对第一计数值进行加一处理；

59、在所述第一计数值小于第一阈值时，按照自动刷新模式下的刷新顺序对下一存储行进行刷新操作；

60、在所述第一计数值大于等于第一阈值且小于第二阈值时，对弱存储行依次进行刷新操作；其中，所述弱存储行是指ecs模式中错误比特位大于第三阈值的存储行，且所述第二阈值大于所述第一阈值。

61、在一些实施例中，所述方法还包括：在所述第一计数值等于所述第二阈值时，对所述第一计数值进行复位处理。

62、第三方面，本公开实施例提供了一种存储器，该存储器包括如第一方面所述的刷新电路。

63、本公开实施例提供了一种刷新电路、方法及存储器，该刷新电路包括：刷新命令计数模块，配置为对刷新命令进行计数产生第一计数值；若第一计数值小于第一阈值，则输出处于第一电平的刷新地址选择信号；若第一计数值大于等于第一阈值，则输出处于第二电平的刷新地址选择信号；刷新地址发生器，配置为输出行地址信号，并基于刷新操作更新行地址信号；弱地址发生器，与刷新命令计数模块连接，配置为接收刷新地址选择信号，并在刷新地址选择信号为第二电平时，基于刷新命令输出多个弱地址信号；其中，弱地址信号是在执行错误检查与清除(ecs)操作中记录的行地址信息；刷新模块，与刷新命令计数模块、刷新地址发生器和弱地址发生器连接，配置为在接收到的刷新地址选择信号为第一电平时，响应于接收到的刷新命令信号对行地址信号对应的存储行执行刷新操作；或者，在接收到的刷新地址选择信号为第二电平时，响应于接收到的刷新命令信号依次对多个弱地址信号对应的存储行执行刷新操作。这样，根据刷新地址选择信号，刷新电路选择对正常的行地址或ecs操作检测出的弱地址执行刷新操作，能够在正常的刷新操作中额外插入对弱地址信号对应的存储行的刷新操作，提高存储稳定性，改善数据失效现象。