存储器的制作方法

本公开涉及但不限定于一种存储器。

背景技术：

1、伴随存储器技术的发展，存储器被广泛应用在多种领域，比如，动态随机存取存储器(dynamic random access memory，简称dram)的使用非常广泛。

2、实际应用中，在存储器的生产和使用过程中，存储单元可能会产生故障，故障存储单元不能正常工作，需要进行替换修复。因此，结合考虑可能进行替换修复的情况，如何保证存储器实现准确的数据处理，成为需要考虑的问题。

技术实现思路

1、本公开一实施例提供一种存储器，包括：至少一个主存储区域和至少一个冗余存储区域；

2、每个主存储区域包括多个主存储列，每个冗余存储区域包括多个冗余存储列；

3、在主存储列故障时，一冗余存储区域的多个冗余存储列中任意一个用于替换一个主存储区域内一个故障的主存储列。

4、在一示例中，每一主存储列对应有一个地址，地址中由低到高第一目标数量位的地址位称为低位地址，且第一目标数量位小于地址中地址位的总数量；

5、每个主存储区域包括多个第一存储列组，每个冗余储区域包括多个第二存储列组，多个第二存储列组与多个第一存储列组一一对应；第一存储列组包括低位地址相同的多个主存储列；

6、第一存储列组中任意一个主存储列故障时，第一存储列组对应的第二存储列组中任意未使用的冗余存储列用于替换故障的主存储列。

7、在一示例中，每一主存储列和每一冗余存储列均有一物理序列号，物理序列号是按照主存储列在主存储区域中位置或者冗余存储列所在冗余存储区域中位置确定的；

8、第一存储列组中每一主存储列的物理序列号与第一存储列组对应的第二存储列组中其中一个冗余存储列的物理序列号相同。

9、在一示例中，存储器还包括：至少一个附加存储区域；附加存储区域与冗余存储区域一一对应；

10、附加存储区域包括多个附加存储子区域，将故障的主存储列标记为故障存储列，每个附加存储子区域用于存储一个故障存储列和一个用于替换故障存储列的冗余存储列之间的替换关系。

11、在一示例中，附加存储子区域和冗余存储列一一对应；

12、主存储区域的数量为一个时，附加存储子区域用于存储故障存储列的高位地址；

13、高位地址为地址中由高到低第二目标数量位的地址位，且第一目标数量位和第二目标数量位之和为地址中地址位总数量。

14、在一示例中，附加存储子区域和冗余存储列一一对应；

15、主存储区域的数量为多个时，附加存储子区域用于存储故障存储列所在的主存储区域的地址和故障存储列的高位地址；

16、高位地址为地址中由高到低第二目标数量位的地址位，且第一目标数量位和第二目标数量位之和为地址中地址位总数量。

17、在一示例中，主存储列的地址为列地址。

18、在一示例中，存储器多个控制电路和多个地址读出电路，多个控制电路和多个附加存储子区域一一对应，多个地址读出电路和多个附加存储子区域一一对应；

19、每个控制电路接收外部列地址的高位地址和对应的附加存储子区域内存储的故障存储列的高位地址，用于根据两个高位地址生成高位地址比较结果；

20、每个地址读出电路与对应的控制电路连接，接收外部列地址的低位地址和高位地址比较结果，并根据外部列地址的低位地址和高位地址比较结果确定是否输出对应的附加存储子区域内存储的主存储区域的地址，以关闭故障存储列所在主存储区域；

21、其中，外部列地址中由低到高第一目标数量位的地址位为外部列地址的低位地址，外部列地址中由高到低第二目标数量位的地址位为外部列地址的高位地址。

22、在一示例中，每个控制电路包括：

23、多个位地址比较电路，每个位地址比较电路接收外部列地址的高位地址的一位地址和对应的附加存储子区域内存储的故障存储列的高位地址的一位地址，并将两个位地址进行比较生成一位比较结果；

24、输出电路，包括多个输入端，每个输入端连接一个位地址比较电路的输出端，接收多位比较结果，并根据多位比较结果生成高位地址比较结果。

25、在一示例中，每个地址读出电路包括：

26、译码电路，对外部列地址的低位地址进行译码输出低位地址译码结果，并根据所述低位地址译码结果和所述高位地址比较结果生成控制信号；

27、地址传输电路，与译码电路连接，在控制信号的控制下输出主存储区域的地址。

28、在一示例中，译码电路包括：

29、第一与非门，包括n个输入端，接收n个输入信号，并输出低位地址译码结果；n个输入信号记为第1输入信号、第2输入信号、……第n输入信号，若译码电路的指定地址的第i个地址位为高电平，第i个输入信号为外部列地址的低位地址的第i个地址位，若译码电路的指定地址的第i个地址位为低电平，第i个输入信号为外部列地址的低位地址的第i个地址位的互补信号，1≤i≤n，i为整数；

30、第一非门，输入端连接第一与非门的输出端；

31、第二与非门，第一输入端连接第一非门，第二输入端接收高位地址比较结果；

32、第二非门，输入端连接第二与非门的输出端，输出端输出控制信号；

33、译码电路的指定地址是译码电路所对应的第一存储列组中主存储列的低位地址，译码电路所对应的第一存储列组是译码电路所对应的第二存储列组所对应的第一存储列组，译码电路所对应的第二存储列组是指译码电路所对应的附加存储子区域所对应的冗余存储列所在的第二存储列组。

34、在一示例中，每一位地址比较电路包括：

35、同或门，同或门的第一输入端接收外部列地址的高位地址中的一位地址，同或门的第二输入端接收对应的附加存储子区域内存储的故障存储列的高位地址中的一位地址，同或门的输出端作为位地址比较电路的输出端。

36、在一示例中，输出电路包括：

37、第一与门，包括多个输入端，每一输入端连接一个位地址比较电路的输出端，第一与门的输出端输出高位地址比较结果。

38、在一示例中，每个主存储阵列包括多个第一存储单元，每个冗余存储列包括多个第一存储单元，第一存储单元为一个晶体管和一个存储电容的结构；附加存储子区域包括多个第二存储单元，第二存储单元为熔丝结构。

39、本公开提供的存储器，该存储器包括至少一个主存储区域和至少一个冗余存储区域。其中，每个主存储区域包括多个主存储列，每个冗余存储区域包括多个冗余存储列。在某一主存储区域中主存储列故障时，一冗余存储区域中多个冗余存储列中任意一个用于替换故障的主存储列，从而可以在主存储列出现故障，且用于替换故障的主存储列的某一冗余存储列出现故障时，其他冗余存储列可替换故障的主存储列，保证存储器正常工作。

技术特征：

1.一种存储器，其特征在于，包括：至少一个主存储区域和至少一个冗余存储区域；

2.根据权利要求1所述的存储器，其特征在于，每一所述主存储列对应有一个地址，所述地址中由低到高第一目标数量位的地址位称为低位地址，且所述第一目标数量位小于所述地址中地址位的总数量；

3.根据权利要求2所述的存储器，其特征在于，每一主存储列和每一冗余存储列均有一物理序列号，所述物理序列号是按照所述主存储列在所述主存储区域中位置或者所述冗余存储列所在冗余存储区域中位置确定的；

4.根据权利要求2所述的存储器，其特征在于，所述存储器还包括：至少一个附加存储区域；所述附加存储区域与所述冗余存储区域一一对应；

5.根据权利要求4所述的存储器，其特征在于，所述附加存储子区域和所述冗余存储列一一对应；

6.根据权利要求4所述的存储器，其特征在于，所述附加存储子区域和所述冗余存储列一一对应；

7.根据权利要求5或6所述的存储器，其特征在于，所述主存储列的地址为列地址。

8.根据权利要求7所述的存储器，其特征在于，所述存储器多个控制电路和多个地址读出电路，多个控制电路和多个所述附加存储子区域一一对应，多个地址读出电路和多个所述附加存储子区域一一对应；

9.根据权利要求8所述的存储器，其特征在于，每个所述控制电路包括：

10.根据权利要求8所述的存储器，其特征在于，每个所述地址读出电路包括：

11.根据权利要求10所述的存储器，其特征在于，所述译码电路包括：

12.根据权利要求9所述的存储器，其特征在于，每一所述位地址比较电路包括：

13.根据权利要求9所述的存储器，其特征在于，所述输出电路包括：

14.根据权利要求4所述的存储器，其特征在于，每个所述主存储阵列包括多个第一存储单元，每个所述冗余存储列包括多个第一存储单元，所述第一存储单元为一个晶体管和一个存储电容的结构；所述附加存储子区域包括多个第二存储单元，所述第二存储单元为熔丝结构。

技术总结本公开提供一种存储器，该存储器包括至少一个主存储区域和至少一个冗余存储区域。其中，每个主存储区域包括多个主存储列，每个冗余存储区域包括多个冗余存储列。在某一主存储区域中主存储列故障时，一个冗余存储区域中多个冗余存储列中任意一个用于替换故障的主存储列，从而可以在主存储列出现故障，且用于替换故障的主存储列的某一冗余存储列出现故障时，其他冗余存储列可替换故障的主存储列，保证存储器正常工作。技术研发人员：鲁耀华受保护的技术使用者：长鑫存储技术有限公司技术研发日：技术公布日：2024/7/18