一种存储器及其访问控制方法、电子设备与流程

本公开实施例涉及但不限于半导体的器件设计及其制造，尤指一种存储器及其访问制造方法、电子设备。

背景技术：

1、随着集成电路技术的发展，器件的关键尺寸日益缩小，单个芯片所包含的器件种类及数量随之增加，使得工艺生产中的任何微小差异都可能对器件性能造成影响。

2、为了尽可能降低产品的成本，人们希望在有限的衬底上做出尽可能多的器件单元。自从摩尔定律问世以来，业界提出了各种半导体结构设计和工艺优化，以满足人们对当前产品的需求。

技术实现思路

1、以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

2、本申请提供了一种存储器及其访问控制方法、电子设备，提高器件密度。

3、本申请实施例提供了一种存储器，包括：至少一层存储阵列，与每层存储阵列一一对应的多条公共位线；每层存储阵列包括多个存储单元、多条沿平行于衬底的第一方向延伸的读位线和多条沿所述第一方向延伸的写位线，同一层的读位线和写位线连接到与该层存储阵列对应的公共位线；所述存储单元至少包括读晶体管和写晶体管，所述读晶体管连接读位线，所述写晶体管连接写位线，每条所述写位线通过一个第一写选通子电路连接到所述公共位线，每条所述读位线通过一个第一读选通子电路连接到所述公共位线；所述第一写选通子电路还连接第一写选通控制线，所述第一读选通子电路还连接第一读选通控制线；所述第一写选通子电路被配置为：根据所述第一写选通控制线的控制连通或断开所述写位线和所述公共位线；所述第一读选通子电路被配置为：根据所述第一读选通控制线的控制连通或断开所述读位线和所述公共位线。

4、在一些实施例中，所述存储器包括沿垂直于衬底方向堆叠的多层存储阵列，不同层的相同行的写位线所连接的第一写选通子电路连接到同一第一写选通控制线，不同行的写位线所连接的第一写选通子电路连接到不同的第一写选通控制线；不同层的相同行的读位线所连接的第一读选通子电路连接到同一第一读选通控制线，不同行的读位线所连接的第一读选通子电路连接到不同的第一读选通控制线。

5、在一些实施例中，所述公共位线沿平行于所述衬底的第二方向延伸，所述第一写选通控制线沿垂直于衬底方向延伸，所述第一读选通控制线沿垂直于衬底方向延伸，所述第一方向和第二方向交叉。

6、在一些实施例中，每条所述写位线的第一端通过第一写选通子电路连接到所述公共位线，每条所述写位线的第二端通过第二写选通子电路连接到预设电压端，所述第二写选通子电路还连接到第二写选通控制线；每条所述读位线的第一端通过第一读选通子电路连接到所述公共位线，每条所述读位线的第二端通过第二读选通子电路连接到所述预设电压端，所述第二读选通子电路还连接到第二读选通控制线；

7、所述第二写选通子电路被配置为：根据所述第二写选通控制线的控制连通或断开所述写位线和所述预设电压端；

8、所述第二读选通子电路被配置为：根据所述第二读选通控制线的控制连通或断开所述读位线和所述预设电压端。

9、在一些实施例中，不同层的相同行的写位线所连接的第二写选通子电路连接到同一第二写选通控制线，不同行的写位线所连接的第二写选通子电路连接到不同的第二写选通控制线；不同层的相同行的读位线所连接的第二读选通子电路连接到同一第二读选通控制线，不同行的读位线所连接的第二读选通子电路连接到不同的第二读选通控制线。

10、在一些实施例中，与同一条写位线连接的第一写选通子电路和第二写选通子电路被配置为相反的状态；与同一条读位线连接的第一读选通子电路和第二读选通子电路被配置为相反的状态。

11、在一些实施例中，所述第二写选通控制线沿垂直于衬底方向延伸，所述第二读选通控制线沿垂直于衬底方向延伸。

12、在一些实施例中，所述存储器包括多条沿垂直于衬底方向延伸的电压线，多条所述电压线沿所述第二方向分布，所述电压线连接到所述预设电压端；不同层的相同行的写位线通过不同的第二写选通子电路连接到同一条沿垂直于衬底方向延伸的电压线，不同行的写位线通过不同的第二写选通子电路连接到不同的沿垂直于衬底方向延伸的电压线；不同层的相同行的读位线通过不同的第二读选通子电路连接到同一条沿垂直于衬底方向延伸的电压线，不同行的读位线通过不同的第二读选通子电路连接到不同的沿垂直于衬底方向延伸的电压线；

13、或者，所述存储器包括沿第二方向延伸的导电槽，所述导电槽连接到所述预设电压端，多条所述写位线通过不同的第二写选通子电路连接到所述导电槽，多条所述读位线通过不同的第二读选通子电路连接到所述导电槽。

14、本公开实施例提供一种电子设备，包括上述任一实施例所述的存储器。

15、本公开实施例提供一种存储器的访问方法，包括：

16、在写数据阶段或读数据阶段，根据待操作的存储单元所在的目标层和目标行，在与所述目标行的写位线或读位线连接的第一写选通控制线或第一读选通控制线上加载开启电平信号，在与非所述目标行的写位线或读位线连接的第一写选通控制线或第一读选通控制线上加载关断电平信号。

17、在一些实施例中，所述方法还包括：在与所述目标行的写位线或读位线连接的第二写选通控制线或第二读选通控制线上加载关断电平信号，在与非所述目标行的写位线或读位线连接的第二写选通控制线上加载开启电平信号。

18、本申请实施例包括一种存储器及其访问控制方法、电子设备，所述存储器包括：至少一层存储阵列，与每层存储阵列一一对应的多条公共位线；每层存储阵列包括多条沿平行于衬底的第一方向延伸的读位线和多条沿所述第一方向延伸的写位线，同一层的读位线和写位线连接到与该层存储阵列对应的公共位线；每条所述写位线通过一个第一写选通子电路连接到所述公共位线，每条所述读位线通过一个第一读选通子电路连接到所述公共位线；所述第一写选通子电路还连接第一写选通控制线，所述第一读选通子电路还连接第一读选通控制线；所述第一写选通子电路被配置为：根据所述第一写选通控制线的控制连通或断开所述写位线和所述公共位线；所述第一读选通子电路被配置为：根据所述第一读选通控制线的控制连通或断开所述读位线和所述公共位线。本实施例提供的方案，将同一层的多条位线连接到公共位线，公共位线通过一组阶梯通孔即可连接到外部电路，减少了阶梯通孔的设置，增加了器件面积利用率。

19、本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。

20、在阅读并理解了附图和详细描述后，可以明白其他方面。

技术特征：

1.一种存储器，其特征在于，包括：至少一层存储阵列，与每层存储阵列一一对应的多条公共位线；每层存储阵列包括多个存储单元、多条沿平行于衬底的第一方向延伸的读位线和多条沿所述第一方向延伸的写位线，所述存储单元至少包括读晶体管和写晶体管，所述读晶体管连接读位线，所述写晶体管连接写位线，同一层的读位线和写位线连接到与该层存储阵列对应的公共位线；每条所述写位线通过一个第一写选通子电路连接到所述公共位线，每条所述读位线通过一个第一读选通子电路连接到所述公共位线；所述第一写选通子电路还连接第一写选通控制线，所述第一读选通子电路还连接第一读选通控制线；所述第一写选通子电路被配置为：根据所述第一写选通控制线的控制连通或断开所述写位线和所述公共位线；所述第一读选通子电路被配置为：根据所述第一读选通控制线的控制连通或断开所述读位线和所述公共位线。

2.根据权利要求1所述的存储器，其特征在于，所述存储器包括沿垂直于衬底方向堆叠的多层存储阵列，不同层的相同行的写位线所连接的第一写选通子电路连接到同一第一写选通控制线，不同行的写位线所连接的第一写选通子电路连接到不同的第一写选通控制线；不同层的相同行的读位线所连接的第一读选通子电路连接到同一第一读选通控制线，不同行的读位线所连接的第一读选通子电路连接到不同的第一读选通控制线。

3.根据权利要求2所述的存储器，其特征在于，所述公共位线沿平行于所述衬底的第二方向延伸，所述第一写选通控制线沿垂直于衬底方向延伸，所述第一读选通控制线沿垂直于衬底方向延伸，所述第一方向和第二方向交叉。

4.根据权利要求2所述的存储器，其特征在于，每条所述写位线的第一端通过第一写选通子电路连接到所述公共位线，每条所述写位线的第二端通过第二写选通子电路连接到预设电压端，所述第二写选通子电路还连接到第二写选通控制线；每条所述读位线的第一端通过第一读选通子电路连接到所述公共位线，每条所述读位线的第二端通过第二读选通子电路连接到所述预设电压端，所述第二读选通子电路还连接到第二读选通控制线；

5.根据权利要求4所述的存储器，其特征在于，不同层的相同行的写位线所连接的第二写选通子电路连接到同一第二写选通控制线，不同行的写位线所连接的第二写选通子电路连接到不同的第二写选通控制线；不同层的相同行的读位线所连接的第二读选通子电路连接到同一第二读选通控制线，不同行的读位线所连接的第二读选通子电路连接到不同的第二读选通控制线。

6.根据权利要求5所述的存储器，其特征在于，与同一条写位线连接的第一写选通子电路和第二写选通子电路被配置为相反的状态；与同一条读位线连接的第一读选通子电路和第二读选通子电路被配置为相反的状态。

7.根据权利要求5所述的存储器，其特征在于，所述第二写选通控制线沿垂直于衬底方向延伸，所述第二读选通控制线沿垂直于衬底方向延伸。

8.根据权利要求4所述的存储器，其特征在于，所述存储器包括多条沿垂直于衬底方向延伸的电压线，多条所述电压线沿所述第二方向分布，所述电压线连接到所述预设电压端；不同层的相同行的写位线通过不同的第二写选通子电路连接到同一条沿垂直于衬底方向延伸的电压线，不同行的写位线通过不同的第二写选通子电路连接到不同的沿垂直于衬底方向延伸的电压线；不同层的相同行的读位线通过不同的第二读选通子电路连接到同一条沿垂直于衬底方向延伸的电压线，不同行的读位线通过不同的第二读选通子电路连接到不同的沿垂直于衬底方向延伸的电压线；

9.一种电子设备，其特征在于，包括如权利要求1至8任一所述的存储器。

10.一种如权利要求1或8任一所述的存储器的访问方法，其特征在于，包括：

11.根据权利要求10所述的存储器的访问方法，其特征在于，所述方法还包括：在与所述目标行的写位线或读位线连接的第二写选通控制线或第二读选通控制线上加载关断电平信号，在与非所述目标行的写位线或读位线连接的第二写选通控制线上加载开启电平信号。

技术总结一种存储器及其访问控制方法、电子设备，存储器包括：至少一层存储阵列，与每层存储阵列一一对应的多条公共位线；每层存储阵列包括多条沿平行于衬底的第一方向延伸的读位线和多条写位线，同一层的读位线和写位线连接到对应的公共位线；每条写位线通过一个第一写选通子电路连接到所述公共位线，每条读位线通过一个第一读选通子电路连接到公共位线；第一写选通子电路还连接第一写选通控制线，根据第一写选通控制线的控制连通或断开写位线和公共位线；第一读选通子电路还连接第一读选通控制线；根据第一读选通控制线的控制连通或断开读位线和公共位线。本实施例提供的方案，将同一层的位线连接到公共位线，减少了阶梯通孔，增加了器件面积利用率。技术研发人员：戴瑾,白杰受保护的技术使用者：北京超弦存储器研究院技术研发日：技术公布日：2024/7/18