存储装置、存储装置的操作方法、及存储系统与流程

本技术涉及半导体领域，更具体的，涉及一种存储装置、存储装置的操作方法、以及存储系统。

背景技术：

1、半导体存储器可以包括易失性存储器和非易失性存储器。非易失性存储器可以包括闪存、电可擦除可编程只读存储器(eeprom,electrically erasable and programmablerom)、铁电存储器(fram,ferroelectric ram)等。闪存存储器是一种可以被电擦除和重新编程的低成本、高密度、非易失性的固态存储介质。闪存存储器可以包括nor闪存存储器和nand闪存存储器。可以由闪存存储器执行各种操作，例如，读取、编程(写入)和擦除。

技术实现思路

1、本技术一方面，提供一种存储装置，其特征在于，所述存储装置包括：存储单元阵列；以及页缓冲器，所述页缓冲器通过位线连接到所述存储单元阵列；其中，所述页缓冲器包括：第一连接电路，分别连接所述位线和第一节点；第一放电电路，连接所述第一节点，所述第一放电电路被配置为在放电阶段的第一时间段对所述第一节点以第一放电速率进行放电；第二连接电路，包括第一端和第二端，所述第一端连接所述第一节点，所述第二端连接第二节点；第二放电电路，连接所述第二节点，所述第二放电电路被配置为在所述放电阶段的第一时间段之后的第二时间段对所述第二节点以第二放电速率进行放电，所述第一放电速率不大于所述第二放电速率；以及感测锁存电路，连接所述第二节点。

2、可选地，所述第一放电速率小于所述第二放电速率。

3、可选地，所述第一放电电路包括第一电容器组；所述第二放电电路包括第二电容器组。

4、可选地，所述第一电容器组的电容值大于所述第二电容器组的电容值。

5、可选地，所述第一电容器组的一端连接到所述第一节点，所述第一电容器组的另一端接地；所述第二电容器组的一端连接到所述第二节点，所述第二电容器组的另一端接地。

6、可选地，所述第一电容器组，包括第一电容，所述第一电容的一端连接到所述第一节点，所述第一电容的另一端接地。

7、可选地，所述第二电容器组，包括第二电容，所述第二电容的一端连接到所述第二节点，所述第二电容的另一端接地。

8、可选地，所述第一电容器组，包括至少两个并联连接的电容。

9、可选地，所述第一电容包括寄生电容。

10、可选地，所述页缓冲器还包括：预充电电路，所述预充电电路包括第一端和第二端，所述预充电电路的第一端连接到所述第一节点，所述预充电电路的第二端连接到所述第二节点，被配置为在预充电阶段对所述第一节点和所述第二节点充电。

11、可选地，所述第一连接电路包括：第一连接晶体管，所述第一连接晶体管的第一端连接所述位线，所述第一连接晶体管的第二端连接所述第一节点。

12、可选地，所述第二连接电路包括：第二连接晶体管，所述第二连接晶体管的第一端连接到所述第一节点，所述第二连接晶体管的第二端连接到所述第二节点；其中，所述第二连接晶体管为n型晶体管。

13、可选地，所述页缓冲器还包括：缓存锁存电路，所述缓存锁存电路连接所述第一节点，用于经由第一节点接收所述感测锁存电路锁存的数据信号，并将所述数据信号输出。

14、可选地，所述页缓冲器还包括连接到所述第二节点的低电压锁存电路；连接到所述第一节点的数据锁存电路。

15、可选地，所述页缓冲器还包括分别连接到所述第二节点的低电压锁存电路、数据锁存电路和缓存锁存电路。

16、本技术另一方面，提供一种存储装置所述存储装置包括：存储单元阵列；以及页缓冲器，所述页缓冲器通过位线连接到所述存储单元阵列；其中，所述页缓冲器包括第一连接晶体管，包括第一端和第二端，所述第一连接晶体管的第一端连接位线，所述第一连接晶体管的第二端连接第一节点；第二连接晶体管，包括第一端和第二端，所述第二连接晶体管的第一端连接所述第一节点，所述第二连接晶体管的第二端连接第二节点；第一电容，连接所述第一节点；第二电容，连接所述第二节点；以及锁存器，连接所述第二节点；其中，所述第一电容的电容值不小于所述第二电容的电容值。

17、可选地，所述第一电容的电容值大于所述第二电容的电容值。

18、可选地，所述第一电容包括寄生电容。

19、可选地，所述第一电容包括电容器。

20、可选地，所述第一电容的一端连接到所述第一节点，所述第一电容的另一端接地。

21、可选地，所述第二电容的一端连接到所述第一节点，所述第二电容的另一端接地。

22、可选地，所述第一电容被配置为在放电阶段的第一时间段对所述第一节点以第一放电速率进行放电；所述第二电容被配置为在所述放电阶段的第一时间段后的第二时间段对所述第二节点以第二放电速率进行放电；所述第一放电速率小于所述第二放电速率。

23、可选地，所述第二连接晶体管为n型晶体管。

24、可选地，所述页缓冲器还包括：第三连接晶体管，所述第三连接晶体管的第一端连接到所述第一节点，所述第三连接晶体管的第二端连接到电源信号；以及

25、第四连接晶体管，所述第四连接晶体管的第一端连接到所述第二节点，所述第四晶体管的第二端连接到电源信号。

26、可选地，所述页缓冲器还包括连接到所述第二节点的低电压锁存器；连接到所述第一节点的数据锁存器和缓存锁存器。

27、可选地，所述页缓冲器还包括分别连接到所述第二节点的低电压锁存器、数据锁存器和缓存锁存器。

28、本技术再一方面，提供了一种存储系统，包括：前面所述的存储装置；以及存储器控制器，耦合到所述存储装置，且被配置为控制所述存储装置。

29、本技术又一方面，提供了一种存储装置的操作方法，所述操作方法包括：在预充电阶段，提供第一预充电电位到所述页缓冲器的第一节点和第二预充电电位所述页缓冲器的第二节点；在放电阶段的第一时间段，所述第一节点进行放电，在所述放电阶段的第一时间段后的第二时间段，所述第二节点进行放电；以及

30、在感测阶段，基于所述第二节点的电位锁存对应的数据信号。

31、可选地，所述第一预充电电位和所述第二预充电电位相等。

32、可选地，在所述放电阶段的第一时间段，所述第一节点的电位从所述第一预充电电位下降到预设电位；所述第一节点的电位下降到所述预设电位时，所述第二节点进行放电。

33、可选地，在所述放电阶段的第一时间段，所述第一节点的电位以第一斜率下降；在所述放电阶段的第二时间段，所述第二节点的电位以第二斜率下降；其中，所述第一斜率的绝对值小于第二斜率的绝对值。

34、可选地，所述页缓冲器包括第二连接电路，所述第二连接电路的第一端连接所述第一节点，所述第二连接电路的第二端连接所述第二节点；所述第二连接电路包括第二连接晶体管；在所述预充电阶段，提供第一电位到所述第二连接晶体管的栅端；在所述放电阶段，提供第二电位到所述第二连接晶体管的栅端；其中，所述第一电位高于所述第二电位。

35、本技术提供了一种存储装置、存储装置的操作方法、包括存储装置的存储系统。该存储装置中连接在第一节点的第一放电电路和连接在第二节点的第二放电电路，使得第一节点和第二节点以第一放电速率和第二放电速率缓慢放电。第一放电电路控制第一节点以第一放电速率放电到预设电位后，第二放电电路再控制第二节点以第二放电速率进行放电。通过第一节点和第二节点分别进行放电来增大读取过程中第二节点放电过程中不同读取状态下的第二节点的电压差，进而提高感测操作中不同读取状态的感测裕度。