上电监测电路及存储器的制作方法

本公开涉及半导体电路设计领域，特别涉及一种上电监测电路及存储器。

背景技术：

1、在动态随机存取存储器(dynamic random access memory，dram)以及绝大部分其他芯片中，都包括上电检测电路，其中，上电检测电路用于芯片上电时监测电源电压的状态。

2、具体地，以lpddr4/lpddr5中的电源电压vdd1为例，电源电压vdd1在上电过程中，由0v上电至1.8v，上电检测电路中的监测阈值定义为1.2v(可以为1.0v或1.4v等其他数据，由生产商自行设置)，当电源电压vdd1达到或超过监测阈值时，上电检测电路输出的标识信号为“1”(“1”表征高电平)，当电源电压vdd1未达到监测阈值时，上电检测电路输出的标识信号为“0”(“0”表征低电平)，当上电检测电路输出的标识信号为“1”时，芯片其他电路开始工作。

3、然而，监测阈值会随温度变化产生较大变化，例如，假设130℃时监测阈值为1.2v，而-40℃时监测阈值变为1.7v，甚至达到1.8v与电源电压vdd1的电压值相同，此时电源电压vdd1充电至1.8v仍未达到监测阈值，导致芯片无法正常工作。

技术实现思路

1、本公开实施例提供一种上电监测电路及存储器，将上电监测电路所监测的节点电压同样设置为随温度变化的电压，以使得节点电压与监测阈值共同变化，从而避免温度变化对上电监测电路的影响，提高芯片工作的稳定性。

2、本公开一实施例提供了一种上电监测电路，包括：监测模块和感测模块，监测模块被配置为监测电源电压并输出指示电压，感测模块被配置为基于指示电压产生上电标志信号；监测模块，包括：第一电阻串和第二电阻串，第一电阻串的第一端耦接电源电压，第二端连接分压节点；第二电阻串的第一端连接分压节点，第二端耦接接地端；第一电阻串中包括m个串联的第一电阻，第二电阻串中包括n个串联的第二电阻，m和n为大于等于1的整数；驱动晶体管，第一端耦接接地端，第二端用于输出指示电压，控制端连接分压节点；分压电阻，第一端耦接电源电压，第二端耦接所述指示电压的输出节点；调节晶体管组，包括s个调节晶体管，s为小于等于n且大于等于1的整数；调节晶体管与第二电阻并联设置，每一调节晶体管的第二端连接控制端且耦接第二电阻的第一端，第一端耦接第二电阻的第二端。

3、对于上电监测电路，若驱动晶体管和调节晶体管同为nmos，驱动晶体管为n型晶体管，而n型晶体管的阈值电压为负温度系数，即温度越高，vth减小，温度越低，vth越大。温度越高，vth减小，与相应调节晶体管并联的第二电阻r2被调节晶体管短路，使得第二电阻串的整体电阻减小，且第一电阻串的整体电阻不变，第一电阻串的分压增大，分压节点n1的电压值降低；温度越低，vth越大，与相应调节晶体管并联的第二电阻r2接入电路，使得第二电阻串的整体电阻增大，且第一电阻串的整体电阻不变，第一电阻串的分压减小，分压节点n1的电压升高；综上，当温度升高，分压节点n1的电压值和n型晶体管的阈值电压vth同时减小，vn1-vth的变化不大，驱动晶体管提供的指示电压变化不大；当温度降低，分压节点n1的电压值和n型晶体管的阈值电压vth同时增大，vn1-vth的变化不大，驱动晶体管提供的指示电压变化不大，从而防止温度对上电监测电路的影响。若驱动晶体管和调节晶体管同为pmos，p型晶体管的阈值电压为正温度系数，即温度升高，vth增大，温度越低，vth减小。温度升高，vth增大，与相应调节晶体管并联的第二电阻r2接入电路，使得第二电阻串的整体电阻增大，且第一电阻串的整体电阻不变，第一电阻串的分压减小，分压节点n1的电压升高；温度越低，vth减小，与相应调节晶体管并联的第二电阻r2被调节晶体管短路，使得第二电阻串的整体电阻减小，且第一电阻串的整体电阻不变，第一电阻串的分压增大，分压节点n1的电压值降低。综上，当温度升高，分压节点n1的电压值和p型晶体管的阈值电压vth同时增大，vn1-vth的变化不大，驱动晶体管提供的指示电压变化不大；当温度降低，分压节点n1的电压值和n型晶体管的阈值电压vth同时减小，vn1-vth的变化不大，驱动晶体管提供的指示电压变化不大，从而防止温度对上电监测电路的影响。

4、可选地，调节晶体管与多个第二电阻并联设置。

5、可选地，调节晶体管的第二端连接控制端且耦接分压节点，第一端耦接接地端。

6、可选地，m设置为大于等于n的整数

7、可选地，第一电阻和第二电阻的设置类型相同。

8、可选地，调节晶体管的尺寸大于等于驱动晶体管的尺寸。

9、可选地，调节晶体管的尺寸等于驱动晶体管的尺寸。

10、可选地，监测模块，还包括：稳定晶体管，第一端耦接电源电压，第二端耦接分压节点，控制端耦接指示电压的输出节点。

11、可选地，监测模块，还包括：k个稳定晶体管，每一稳定晶体管的第一端和第二端对应连接第一电阻的第一端和第二端，稳定晶体管的控制端耦接指示电压的输出节点，k为小于m且大于等于1的整数。

12、可选地，感测模块，包括：i个级联感测单元，i为大于等于1的奇数，每一感测单元包括：p型晶体管，第一端耦接电源电压；n型晶体管，第一端耦接节点端，第二端连接p型晶体管的第二端，作为感测单元的输出端，控制端连接p型晶体管的控制端，作为感测单元的输入端；其中，第一级感测单元的输入端耦接指示电压的输出节点，每一级感测单元的输出端连接下一级感测单元的输出端，最后一级感测单元的输出端用于输出上电标志信号。

13、可选地，监测模块，还包括：稳定晶体管，第一端耦接电源电压，第二端耦接分压节点，控制端耦接奇数级感测单元的输入端。

14、可选地，第一电阻串的温度系数等于第二电阻串的温度系数。

15、可选地，第一电阻的温度系数小于第二电阻的温度系数。

16、可选地，m个第一电阻之间的温度系数呈2倍设置，n个第二电阻之间的温度系数呈2倍设置。

17、本公开另一实施例还提供了一种存储器，基于上述实施例提供的上电监测电路监测电源电压，以提高芯片工作的稳定性。

技术特征：

1.一种上电监测电路，其特征在于，包括：

2.根据权利要求1所述的上电监测电路，其特征在于，所述调节晶体管与多个所述第二电阻并联设置。

3.根据权利要求2所述的上电监测电路，其特征在于，所述调节晶体管的第二端连接控制端且耦接所述分压节点，第一端耦接所述接地端。

4.根据权利要求1所述的上电监测电路，其特征在于，m设置为大于等于n的整数。

5.根据权利要求1所述的上电监测电路，其特征在于，所述第一电阻和所述第二电阻的设置类型相同。

6.根据权利要求1～5任一项所述的上电监测电路，其特征在于，所述调节晶体管的尺寸大于等于所述驱动晶体管的尺寸。

7.根据权利要求6所述的上电监测电路，其特征在于，所述调节晶体管的尺寸等于所述驱动晶体管的尺寸。

8.根据权利要求1所述的上电监测电路，其特征在于，所述监测模块，还包括：稳定晶体管，第一端耦接电源电压，第二端耦接所述分压节点，控制端耦接所述指示电压的输出节点。

9.根据权利要求1所述的上电监测电路，其特征在于，所述监测模块，还包括：

10.根据权利要求1所述的上电监测电路，其特征在于，所述感测模块，包括：

11.根据权利要求10所述的上电监测电路，其特征在于，所述监测模块，还包括：稳定晶体管，第一端耦接电源电压，第二端耦接所述分压节点，控制端耦接奇数级所述感测单元的输入端。

12.根据权利要求1所述的上电监测电路，其特征在于，所述第一电阻串的温度系数等于所述第二电阻串的温度系数。

13.根据权利要求1所述的上电监测电路，其特征在于，所述第一电阻的温度系数小于所述第二电阻的温度系数。

14.根据权利要求13所述的上电监测电路，其特征在于，m个所述第一电阻之间的温度系数呈2倍设置，n个所述第二电阻之间的温度系数呈2倍设置。

15.一种存储器，其特征在于，基于权利要求1～14任一项所述的上电监测电路监测电源电压。

技术总结本公开涉及半导体电路设计领域，特别涉及一种上电监测电路及存储器，上电监测电路包括：监测模块和感测模块，监测模块被配置为监测电源电压并输出指示电压，感测模块被配置为基于指示电压产生上电标志信号；监测模块，包括：第一电阻串和第二电阻串，第一电阻串的第一端耦接电源电压，第二端连接分压节点；第二电阻串的第一端连接分压节点，第二端耦接接地端；驱动晶体管，第一端耦接接地端，第二端耦接指示电压的输出节点，控制端连接分压节点；分压电阻，第一端耦接电源电压，第二端耦接指示电压的输出节点；调节晶体管组，多个调节晶体管，调节晶体管与第二电阻并联设置，以避免温度变化对上电监测电路的影响，提高芯片工作的稳定性。技术研发人员：李新受保护的技术使用者：长鑫存储技术有限公司技术研发日：技术公布日：2024/7/23