闪存的上电校验方法和装置与流程

本发明涉及半导体集成电路的制造领域，特别是涉及一种闪存的上电校验方法。本发明还涉及一种闪存的上电校验装置。

背景技术：

1、如图1所示，是现有闪存的存储单元101的电路结构示意图；如图2所示，是现有闪存的存储单元101的剖面结构示意图；现有闪存如闪存包括多个存储单元101，由多个所述存储单元101排列形成存储器的阵列结构。

2、各所述存储单元101都采用分离栅浮栅器件。

3、如图2所示，所述分离栅浮栅器件包括：对称的第一源漏区205a和第二源漏区206，位于所述第一源漏区205a和所述第二源漏区205b之间的多个分离的具有浮栅104的第一栅极结构，位于所述第一栅极结构之间的第二栅极结构103；所述第一栅极结构中具有位于所述浮栅104顶部的控制栅105。

4、所述分离栅浮栅器件为双分离栅浮栅器件，所述第一栅极结构的数量为两个，分别用标记102a和102b表示。

5、所述分离栅浮栅器件为n型器件，所述第一源漏区205a和所述第二源漏区205b都由n+区组成。

6、p型掺杂的沟道区位于所述第一源漏区205a和所述第二源漏区205b之间且被各所述第一栅极结构和所述第二栅极结构103所覆盖。所述第一源漏区205a和所述第二源漏区205b都形成于p型半导体衬底201且和对应的两个所述第一栅极结构的外侧面自对准，所述沟道区之间由所述第一源漏区205a和所述第二源漏区205b之间的所述p型半导体衬底201组成或者进一步在所述p型半导体衬底201上进行掺杂形成。

7、所述存储单元101的所述第二源漏区205b连接到第二源漏电极，第二源漏电极会连接到位线bl1。

8、所述存储单元101的所述第一源漏区205a连接第一源漏电极，第一源漏电极会连接到位线bl0。

9、各所述第一栅极结构由隧穿介质层202、所述浮栅104、控制栅介质层203和所述控制栅105叠加而成。

10、各所述第二栅极结构103由字线栅介质层204和字线栅106叠加而成。

11、所述控制栅105连接到对应的控制栅线，所述字线栅106连接到字线wl。图1中，所述存储单元101包括两个所述第一栅极结构，故所述控制栅线也包括两根，分别用cg0和cg1表示，第一栅极结构102a的所述控制栅105连接到控制栅线cg0，第一栅极结构102b的所述控制栅105连接到控制栅线cg1。

12、如图3所示，是现有闪存的上电校验过程中的信号曲线图；闪存的采用图1所示的存储单元。上电校验的步骤包括：

13、根据上电时电源电压vdd的大小形成上电复位信号porb。

14、电荷泵提供闪存的存储单元101进行操作时所需要的字线读取电压vwlr以及控制栅线读取电压vcgr。

15、图3中的nor对应的曲线为闪存中的数据曲线，闪存为nor闪存。而图1中所述存储单元包括双存储位，故为nord型闪存。

16、进行如标记301所示的55aa码验证，如果验证通过即verify ok，则进行后续标记302对应的加载闪存的修调信息(triminfo)；如果验证失败即not ok，则重复进行55aa码验证。

17、但是，在上电过程中闪存的内部电压并不稳定，如虚线圈303所示，字线读取电压vwlr以及控制栅线读取电压vcgr的波动较大，即使通过了55aa码验证，在加载triminfo的过程中也有可能出现错误，即电压波动较大时可能或出现错误，所以，具有上电加载(load)错误信息的风险。而闪存的修调信息为闪存的关键参数的修调数据，加载错误，则使得闪存无法正常运行。

技术实现思路

1、本发明是提供一种闪存的上电校验方法，能防止上电时闪存内部电压不稳定造成的数据加载错误，保证上电的可靠性。为此，本发明还提供一种闪存的上电校验装置。

2、本发明提供的闪存的上电校验方法包括如下步骤：

3、步骤一、根据上电时电源电压的大小形成上电复位信号。

4、步骤二、电荷泵提供闪存的存储单元进行操作时所需要的字线读取电压以及控制栅线读取电压。

5、各所述存储单元都采用分离栅浮栅器件，由多个所述存储单元排列形成闪存的阵列结构。

6、所述分离栅浮栅器件包括：对称设置的第一源漏区和第二源漏区，位于所述第一源漏区和所述第二源漏区之间的多个分离的具有浮栅的第一栅极结构，位于所述第一栅极结构之间的第二栅极结构；所述第一栅极结构中具有位于所述浮栅顶部的控制栅；每一个所述浮栅作为一个存储位；同一行的各所述第一栅极结构连接到对应的字线，同一行的各所述控制栅连接到对应的控制栅线。

7、步骤三、采用验证码进行验证，验证中，所述字线读取电压加到所读取的所述存储单元的所述第一栅极结构上，所述控制栅线读取电压连接到所读取的所述存储单元的一个所述控制栅上，所述存储单元的未连接所述控制栅线读取电压的所述控制栅接地。

8、在存储所述验证码的各所述存储单元中，所述验证码的数据‘1’采用一个所述存储单元存储且对应的所述存储单元设置为：和所述控制栅线读取电压连接的所述控制栅对应的所述浮栅存储‘0’，接地的所述控制栅对应的所述浮栅存储‘1’。

9、步骤四、对所述验证结果进行判断，如果验证成功，则进行后续步骤五；如果验证失败，则重复进行步骤三。

10、步骤五、加载闪存的修调信息；所述修调信息的数据‘1’采用一个所述存储单元存储且对应的所述存储单元设置为：各所述浮栅都存储‘1’。

11、进一步的改进是，步骤三中，所述验证码包括55aa码。

12、进一步的改进是，所述分离栅浮栅器件为双分离栅浮栅器件，所述第一栅极结构的数量为两个。

13、进一步的改进是，所述分离栅浮栅器件为n型器件，所述第一源漏区和所述第二源漏区都由n+区组成。

14、p型掺杂的沟道区位于所述第一源漏区和所述第二源漏区之间且被各所述第一栅极结构和所述第二栅极结构所覆盖，各所述第一栅极结构和所述第二栅极结构分别控制所覆盖的所述沟道区的区域段。

15、进一步的改进是，各所述第一栅极结构由隧穿介质层、所述浮栅、控制栅介质层和所述控制栅叠加而成。

16、所述第二栅极结构由字线栅介质层和字线栅叠加而成。

17、进一步的改进是，所述浮栅为多晶硅浮栅；所述控制栅采用多晶硅栅，所述字线栅采用多晶硅栅。

18、所述隧穿介质层的材料为氧化层，所述控制栅介质层的材料为氧化层，所述字线栅介质层的材料为氧化层。

19、进一步的改进是，步骤一中，采用上电复位电路检测所述电源电压的大小并形成所述上电复位信号。

20、进一步的改进是，所述上电复位信号为高电平或者为低电平。

21、为解决上述技术问题，本发明提供的闪存的上电校验装置包括：

22、上电复位电路，用于在上电时根据电源电压的大小形成上电复位信号；

23、电荷泵，用于提供闪存的存储单元进行操作时所需要的字线读取电压以及控制栅线读取电压；

24、各所述存储单元都采用分离栅浮栅器件，由多个所述存储单元排列形成闪存的阵列结构；

25、所述分离栅浮栅器件包括：对称设置的第一源漏区和第二源漏区，位于所述第一源漏区和所述第二源漏区之间的多个分离的具有浮栅的第一栅极结构，位于所述第一栅极结构之间的第二栅极结构；所述第一栅极结构中具有位于所述浮栅顶部的控制栅；每一个所述浮栅作为一个存储位；同一行的各所述第一栅极结构连接到对应的字线，同一行的各所述控制栅连接到对应的控制栅线；

26、验证模块，用于采用验证码进行验证，验证中，所述字线读取电压加到所读取的所述存储单元的所述第一栅极结构上，所述控制栅线读取电压连接到所读取的所述存储单元的一个所述控制栅上，所述存储单元的未连接所述控制栅线读取电压的所述控制栅接地；

27、在存储所述验证码的各所述存储单元中，所述验证码的数据‘1’采用一个所述存储单元存储且对应的所述存储单元设置为：和所述控制栅线读取电压连接的所述控制栅对应的所述浮栅存储‘0’，接地的所述控制栅对应的所述浮栅存储‘1’；

28、加载模块，用于在验证成功后加载闪存的修调信息；所述修调信息的数据‘1’采用一个所述存储单元存储且对应的所述存储单元设置为：各所述浮栅都存储‘1’。

29、进一步的改进是，步骤三中，所述验证码包括55aa码。

30、进一步的改进是，所述分离栅浮栅器件为双分离栅浮栅器件，所述第一栅极结构的数量为两个。

31、进一步的改进是，所述分离栅浮栅器件为n型器件，所述第一源漏区和所述第二源漏区都由n+区组成。

32、p型掺杂的沟道区位于所述第一源漏区和所述第二源漏区之间且被各所述第一栅极结构和所述第二栅极结构所覆盖，各所述第一栅极结构和所述第二栅极结构分别控制所覆盖的所述沟道区的区域段。

33、进一步的改进是，各所述第一栅极结构由隧穿介质层、所述浮栅、控制栅介质层和所述控制栅叠加而成。

34、所述第二栅极结构由字线栅介质层和字线栅叠加而成。

35、进一步的改进是，所述浮栅为多晶硅浮栅；所述控制栅采用多晶硅栅，所述字线栅采用多晶硅栅。

36、所述隧穿介质层的材料为氧化层，所述控制栅介质层的材料为氧化层，所述字线栅介质层的材料为氧化层。

37、进一步的改进是，所述上电复位信号为高电平或者为低电平。

38、本发明根据上电时闪存内部电压不稳定的特点，对验证步骤中的验证码的数据‘1’和加载步骤中的修调信息的数据‘1’进行了不同的设置，验证码的数据‘1’采用了对电压波动要求更严格的设置，修调信息的数据‘1’则采用了对电压波动要求较松的设置，当电压波动较大时，在验证步骤就会不通过；而如果验证步骤成功，则在加载步骤中电压波动也就不会对修调信息的数据‘1’产生加载错误，所以，能防止上电时闪存内部电压不稳定造成的数据加载错误，保证上电的可靠性。

39、其中，验证码的数据‘1’采用了对电压波动要求更严格的设置是指所述验证码的数据‘1’所对应的所述存储单元设置为：和所述控制栅线读取电压连接的所述控制栅对应的所述浮栅存储‘0’，接地的所述控制栅对应的所述浮栅存储‘1’，以所述分离栅浮栅器件为双分离栅浮栅器件为例，对应的所述存储单元所述存储的信息为‘10’，也即，存储单元的‘10’表示验证码的数据‘1’，读取时读取电流为ir10，显然，所述存储单元的‘0’存储位的读取需要加大的控制栅线读取电压，故验证码的数据‘1’采用了对电压波动要求更严格的设置。

40、而修调信息的数据‘1’则采用了对电压波动要求较松的设置是指，所述修调信息的数据‘1’对应的所述存储单元的各所述浮栅都存储‘1’，以所述分离栅浮栅器件为双分离栅浮栅器件为例，对应的所述存储单元所述存储的信息为‘11’，也即，存储单元的‘11’表示修调信息的数据‘1’，读取时读取电流为ir11，显然，所述存储单元的‘1’存储位的读取的控制栅线读取电压即使降低到0v，也能实现正确读取，故修调信息的数据‘1’则采用了对电压波动要求较松的设置。

41、验证码的数据‘1’和修调信息的数据‘1’分开进行设置且是分别按照最有利于避免上电时闪存内部电压波动的不利影响进行设置，故最后能防止上电时闪存内部电压不稳定造成的数据加载错误，保证上电的可靠性。