一种SPINANDFlash芯片性能测试方法及装置与流程

本发明涉及性能测试，尤其是涉及一种spi nand flash芯片性能测试方法及装置。

背景技术：

1、spi nand flash是一种将spi(serial peripheral interface，串行外围设备接口)总线和nand flash(not and flash，与非闪存)存储器结合在一起的存储器设备。它通过spi总线进行控制和读写操作，具有nand flash存储器的高容量和低成本优势，并且具有spi flash存储器的低功耗和高速度优势，因此在包括嵌入式系统和移动设备等多个领域中作为数据存储、操作系统存储和固件存储等被广泛使用。

2、由于spi nand flash芯片容量大，有可能存在坏块以及主芯片适配等一系列问题，因此，在选择及使用spi nand flash芯片前需要对芯片进行严格测试。而近几年，spinand flash芯片的发展趋势加速，生产flash芯片的厂家快速涌现，而由于芯片可选择多，芯片质量参差不齐，因此对芯片进行测试的工作量非常大，而如果测试不充分，则问题很容易在批量生产或者工程中暴露，从而对产品品质造成影响。

3、然而，当前的市场上并没有与spi nand flash芯片相关的测试工具，因此，产品测试只能将不同芯片替换到产品中进行整体的软件读取测试，测试工作烦琐复杂；而且所有可获取的芯片信息只能来源于芯片厂家的规格书，然而，还有一些适配性的细微使用差异可能不被芯片厂家发现。因此，现在亟须一种可以快速测试spi nand flash芯片在各种状态下的极限性能，以判断是否满足产品替换的技术方案。

技术实现思路

1、为克服相关技术中存在的问题，本发明提供一种spi nand flash芯片性能测试方法及装置，用以解决相关技术中的缺陷。

2、根据本发明的第一方面，提供一种spi nand flash芯片性能测试方法，其特征在于，所述方法包括：

3、使用复杂可编程逻辑器件控制电平转换模块生成针对待测芯片的若干待测信号，其中，所述待测信号包括对所述待测芯片进行读/写操作时的访问区域、测试电压及测试频率，所述待测芯片为spi nand flash芯片；

4、使用所述若干待测信号对所述待测芯片进行读/写操作；

5、验证所述读/写操作结果的正确性。

6、优选地，所述待测芯片包括若干块，每个块中包括若干页；所述若干待测信号的访问区域为根据指定规律依次从所述待测芯片中各个块中选择的指定页，所述测试电压为所述待测芯片的标准电压，所述测试频率为所述待测芯片的标准时钟频率。

7、优选地，所述待测芯片包括n个块，每个块包括m个页，每个页被划分为s个扇区；所述指定规律为，第n个块中选择的被访问区域为第m个页的第i个扇区，其中，1≤n≤n，m为n除以m的余数且m整除n时m＝m，i为m除以s的余数且s整除m时i＝s。

8、优选地，所述若干待测信号的访问区域为所述待测芯片的若干指定块，所述测试电压为所述待测芯片的标准电压，所述测试频率为所述待测芯片的标准时钟频率；

9、所述使用所述若干待测信号对所述待测芯片进行读/写操作，包括：

10、使用所述若干待测信号对所述待测芯片的若干指定块进行指定数量的读/写操作。

11、优选地，所述若干待测信号的访问区域为所述待测芯片中依次选择的各个块，所述测试电压为所述待测芯片的标准电压，所述测试频率为从指定频率区间中按指定频率间隔依次选择的各个频率；其中，所述指定频率区间包括所述待测芯片的标准时钟频率。

12、优选地，所述待测芯片的标准时钟频率为50mhz，所述指定频率区间为20mhz-100mhz，所述指定频率间隔为5mhz。

13、优选地，所述若干待测信号的访问区域为所述待测芯片中依次选择的各个块，所述测试频率为所述待测芯片的标准时钟频率，所述测试电压为从指定电压区间中按指定电压间隔依次选择的各个电压；其中，所述指定电压区间包括所述待测芯片的标准电压。

14、优选地，所述待测芯片的标准电压为3.3v，所述指定电压区间为2.7v-3.6v，所述指定电压间隔为0.1v。

15、根据本发明的第二方面，提供一种spi nand flash芯片性能测试装置，所述装置包括复杂可编程逻辑器件和电平转换模块；其中，

16、所述复杂可编程逻辑器件用于控制电平转换模块生成针对待测芯片的若干待测信号，以实现如本发明任一实施例所述的spi nand flash芯片性能测试方法；

17、所述电平转换模块用于生成所述若干待测信号以对所述待测芯片进行读/写操作。

18、优选地，所述复杂可编程逻辑器件包括电平控制模块、时钟控制模块、数据读取模块以及数据写入模块；其中，

19、所述电平控制模块用于控制所述电平转换模块生成所述若干待测信号；

20、所述时钟控制模块用于产生访问所述待测芯片时的时钟，以控制所述若干待测信号的测试频率；

21、所述数据读取模块用于读取所述待测芯片返回的数据，以对所述待测芯片进行读操作；

22、所述数据写入模块用于向所述待测芯片写入数据，以对所述待测芯片进行写操作。

23、本发明公开了一种spi nand flash芯片性能测试方法及装置，可以通过使用复杂可编程逻辑器件模拟主控芯片，对spi nand flash芯片进行读/写操作访问，并且通过对访问区域、测试电压以及测试频率进行控制，可以实现较短时间内模拟较多使用场景的测试，以快速验证spi nand flash芯片的各种极限性能以及是否符合产品使用，实现测试效率的极大提升。

24、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。

技术特征：

1.一种spi nand flash芯片性能测试方法，其特征在于，所述方法包括：

2.根据权利要求1所述的方法，其特征在于，所述待测芯片包括若干块，每个块中包括若干页；所述若干待测信号的访问区域为根据指定规律依次从所述待测芯片中各个块中选择的指定页，所述测试电压为所述待测芯片的标准电压，所述测试频率为所述待测芯片的标准时钟频率。

3.根据权利要求2所述的方法，其特征在于，所述待测芯片包括n个块，每个块包括m个页，每个页被划分为s个扇区；所述指定规律为，第n个块中选择的被访问区域为第m个页的第i个扇区，其中，1≤n≤n，m为n除以m的余数且m整除n时m＝m，i为m除以s的余数且s整除m时i＝s。

4.根据权利要求1所述的方法，其特征在于，所述若干待测信号的访问区域为所述待测芯片的若干指定块，所述测试电压为所述待测芯片的标准电压，所述测试频率为所述待测芯片的标准时钟频率；

5.根据权利要求1所述的方法，其特征在于，所述若干待测信号的访问区域为所述待测芯片中依次选择的各个块，所述测试电压为所述待测芯片的标准电压，所述测试频率为从指定频率区间中按指定频率间隔依次选择的各个频率；其中，所述指定频率区间包括所述待测芯片的标准时钟频率。

6.根据权利要求5所述的方法，其特征在于，所述待测芯片的标准时钟频率为50mhz，所述指定频率区间为20mhz-100mhz，所述指定频率间隔为5mhz。

7.根据权利要求1所述的方法，其特征在于，所述若干待测信号的访问区域为所述待测芯片中依次选择的各个块，所述测试频率为所述待测芯片的标准时钟频率，所述测试电压为从指定电压区间中按指定电压间隔依次选择的各个电压；其中，所述指定电压区间包括所述待测芯片的标准电压。

8.根据权利要求7所述的方法，其特征在于，所述待测芯片的标准电压为3.3v，所述指定电压区间为2.7v-3.6v，所述指定电压间隔为0.1v。

9.一种spi nand flash芯片性能测试装置，其特征在于，所述装置包括复杂可编程逻辑器件和电平转换模块；其中，

10.根据权利要求9所述的装置，其特征在于，所述复杂可编程逻辑器件包括电平控制模块、时钟控制模块、数据读取模块以及数据写入模块；其中，

技术总结本发明公开了一种SPI NAND Flash芯片性能测试方法及装置，所述方法包括：使用复杂可编程逻辑器件控制电平转换模块生成针对待测芯片的若干待测信号，其中，所述待测信号包括对所述待测芯片进行读/写操作时的访问区域、测试电压及测试频率，所述待测芯片为SPI NAND Flash芯片；使用所述若干待测信号对所述待测芯片进行读/写操作；验证所述读/写操作结果的正确性。本发明可以实现较短时间内模拟较多使用场景的测试，以快速验证SPI NAND Flash芯片的各种极限性能以及是否符合产品使用，实现测试效率的极大提升。技术研发人员：徐培根受保护的技术使用者：广州芯德通信科技股份有限公司技术研发日：技术公布日：2024/7/23