随机存储器及电子设备的制作方法

本技术涉及存储，特别涉及一种随机存储器及电子设备。

背景技术：

1、随机存储器，尤其是动态随机存储器(dram，dynamic random access memory)是一种易失性存储器，因此需要保持一定的刷新频率来保证存储单元(mc，memory cell)内部的电荷不丢失。随机存储器包括若干字线(wl，word line)，每一条字线上连接若干存储单元。随机存储器刷新时会对连接于字线上的存储单元进行激活-预充电操作，占用一个激活-预充电(active-precharge)周期。由于字线是长金属走线，在制作的过程可能会断掉，因此，随机存储器中往往会增加一些冗余字线(rwl，redundancy word line)，从冗余字线中选择替换字线来替代断掉的字线。随机存储器出厂前会做测试，并将测试为异常字线(fwl，failed word line)的地址(addr，address)记录在可编程存储模块(efuse)中。当用户需要访问异常字线时，会转换为访问替换该异常字线的替换字线。

2、随机存储器对存储阵列(memory array)执行刷新操作时，会对正常字线和异常字线均进行刷新，然后再对替换字线和冗余字线进行刷新。现有技术的刷新操作针对整个随机存储器，不管其是否异常或是否被选中替换，而其中对异常字线及没有替换异常字线的冗余字线进行刷新是不必要的。

技术实现思路

1、为了解决上述问题，本技术提供一种随机存储器及电子设备，能够使随机存储器的替换规则与刷新规则一致，从而提高随机存储器的刷新效率。

2、为解决上述技术问题，本技术采用的一个技术方案是：提供一种随机存储器，包括：刷新控制电路，被配置为比较刷新地址与替换地址集，当所述刷新地址在所述替换地址集中发生匹配时，所述刷新控制电路输出替换字线使能信号，否则输出正常字线使能信号；及存储电路，被配置为响应所述正常字线使能信号，所述存储电路中的至少一对称正常字线对被激活而刷新；或，响应所述替换字线使能信号，所述存储电路中的至少一对称替换字线对被激活而刷新，其中所述对称正常字线对和所述对称替换字线对对应的所述刷新地址不重复。

3、其中，当对所述存储电路进行正常读写的正常行地址在所述替换地址集中发生匹配时，对应所述正常行地址的所述对称替换字线对中的替换字线之一被激活而被读写。

4、其中，所述刷新控制电路包括行地址计数模块，所述行地址计数模块用于响应刷新使能信号，输出刷新激活使能信号、对称选通地址及所述刷新地址；其中，所述行地址计数模块的预定计数值对应于所述刷新地址的总数，当所述行地址计数模块到达所述预定计数值时，所述存储电路中所有所述对称正常字线对及所述对称替换字线对完成一次刷新。

5、其中，所述刷新控制电路还包括：地址匹配模块，用于响应所述刷新激活使能信号，比较所述刷新地址与所述替换地址集，并根据比较结果输出匹配信号或刷新替换地址和所述匹配信号，其中所述替换地址集在所述随机存储器上电后锁存于所述地址匹配模块；行地址译码模块，用于响应所述匹配信号和所述刷新激活使能信号，输出所述正常字线使能信号或所述替换字线使能信号。

6、其中，所述刷新控制电路还包括：可编程存储模块，用于存储预先写入的所述替换地址集，在所述随机存储器上电时将所述替换地址集输出至所述地址匹配模块。

7、其中，当所述替换地址集中的一个替换地址的所有位地址与所述刷新地址对应的位地址均相同时，所述地址匹配模块输出所述匹配信号和所述刷新替换地址；当所述替换地址集中的任一替换地址的所有位地址与所述刷新地址对应的位地址均存在至少一位不同时，所述地址匹配模块输出所述匹配信号。

8、其中，所述行地址译码模块包括：第一行地址译码子模块，用于响应所述匹配信号、所述刷新激活使能信号、所述对称选通地址及所述刷新地址，输出所述正常字线使能信号至所述存储电路；其中，所述正常字线使能信号用于激活所述存储电路中与所述对称选通地址和所述刷新地址相对应的所述至少一对称正常字线对；第二行地址译码子模块，用于响应所述匹配信号、所述刷新激活使能信号、所述对称选通地址及所述刷新替换地址，输出所述替换字线使能信号至所述存储电路；其中，所述替换字线使能信号用于激活所述存储电路中与所述对称选通地址和所述刷新替换地址相对应的所述至少一对称替换字线对。

9、其中，所述刷新控制电路还包括指令译码模块，所述指令译码模块用于响应外界输入的正常激活指令，输出正常激活使能信号至所述地址匹配模块；所述地址匹配模块响应所述正常激活使能信号，比较正常行地址与所述替换地址集，并根据比较结果输出所述匹配信号或者读写替换地址和所述匹配信号。

10、其中，所述刷新控制电路还包括指令译码模块，所述指令译码模块用于响应外界输入的刷新指令，输出所述刷新使能信号至所述行地址计数模块。

11、其中，所述存储电路包括：第一阵列，包括至少一对称正常字线对及与所述对称正常字线对耦接的多个正常存储单元；及第二阵列，包括至少一对称替换字线对及与所述对称替换字线对耦接的多个替换存储单元；其中，所述正常字线使能信号被配置为输入所述第一阵列，并激活所述第一阵列中的至少一对称正常字线对，以刷新所述正常存储单元；所述替换字线使能信号被配置为输入所述第二阵列，并激活所述第二阵列中的至少一对称替换字线对，以刷新所述替换存储单元。

12、其中，所述第一阵列还包括至少一对称异常字线对及与所述对称异常字线对耦接的多个异常存储单元；所述第二阵列还包括多根冗余字线及与所述冗余字线耦接的多个冗余存储单元；其中，所述第二阵列中的至少一对称替换字线对及多个替换存储单元用于替换所述第一阵列中的至少一对称异常字线对及多个异常存储单元。

13、其中，所述至少一对称正常字线对包括所述存储电路上沿第一方向对称的至少两条对称正常字线；所述至少一对称替换字线对包括所述存储电路上沿所述第一方向对称的至少两条对称替换字线。

14、其中，所述至少一对称正常字线对包括所述存储电路上沿第一方向对称的至少四条对称正常字线或者沿第二方向对称的至少四条对称正常字线；所述至少一对称替换字线对包括所述存储电路上沿所述第一方向对称的至少四条对称替换字线或者沿所述第二方向对称的至少四条对称替换字线；其中，所述第一方向与所述第二方向垂直。

15、为解决上述技术问题，本技术采用的又一个技术方案是：提供一种电子设备，所述电子设备包括如上述的随机存储器。

16、本技术实施例的有益效果是：区别于现有技术，本技术提供的随机存储器包括：刷新控制电路，被配置为比较刷新地址与替换地址集，当所述刷新地址在所述替换地址集中发生匹配时输出替换字线使能信号，否则输出正常字线使能信号；及存储电路，被配置为响应所述正常字线使能信号，所述存储电路中的至少一对称正常字线对被激活而刷新；或，响应所述替换字线使能信号，所述存储电路中的至少一对称替换字线对被激活而刷新，其中所述对称正常字线对和所述对称替换字线对对应的所述刷新地址不重复。通过上述的方式，存储电路中只有正常字线和替代异常字线的替换字线被刷新，且每次刷新多条正常字线或多条替换字线，刷新效率高。