静态存储装置、静态存储器、电子设备

本公开涉及集成电路，尤其涉及一种静态存储装置、静态存储器、电子设备。

背景技术：

1、随着大数据及其相关应用(如人工智能、数据分析等)的兴起，所需处理的数据量日益增加。大数据的处理及存储需要高性能存储器的支持。存储器的评价指标包括存储容量、读写速度、功耗等。随着物联网、边缘计算等场景的不断发展，在片上集成低功耗且大容量的存储器成为了一个重要的发展方向。

2、现有的片上存储器主要包括sram(static random access memory，静态随机存取存储器)和edram(embedded dynamic random access memory，嵌入式动态随机存取存储器)两种。与edram相比，sram不需要刷新，只需要保持通电状态就可以维持sram内所存储的数据，因此sram具有读写速度快等优势，被广泛应用于各种高速场景中。

3、然而，传统的sram也面临单元面积大、静态功耗高等问题，在上述对功耗以及面积敏感的物联网、边缘计算等场景中会遇到一系列的挑战。此外，sram属于易失存储器(volatile memory)，即掉电后sram内所存储的数据将会丢失。与之对应的非易失存储器(non-volatile memory)在掉电后仍能维持数据不丢失。

4、但是，非易失存储器也存在诸多的不足，如写操作功耗大、写操作延时长以及器件耐久度低、存储密度低等，这些因素限制了非易失存储器的广泛应用。

技术实现思路

1、根据本公开的一方面，提供了一种静态存储装置，所述装置包括：

2、至少一个存储单元，所述存储单元包括第一开关及具有滞回特性的滞回逻辑器件，所述存储单元通过所述滞回逻辑器件的滞回特性存储信息，其中，所述滞回逻辑器件的栅极与写位线相连，所述滞回逻辑器件的源极与选择线相连，所述滞回逻辑器件的漏极与所述第一开关的第一端相连，所述第一开关的第二端与读位线相连，所述第一开关的栅极与读字线相连；

3、控制单元，连接于所述写位线、所述选择线、所述读字线、所述读位线，用于：

4、控制所述写位线、所述选择线、所述读字线、所述读位线的至少一种的电压，以使得所述存储单元执行目标操作。

5、在一种可能的实施方式中，所述控制单元可以通过控制所述滞回逻辑器件的栅极、源极之间的电压或栅极与衬底之间的电压以控制所述滞回逻辑器件的源极与漏极之间的阻抗，其中，所述电压与所述阻抗之间具有滞回特性的关系。

6、在一种可能的实施方式中，所述目标操作包括数据维持操作，所述控制单元用于：

7、控制所述写位线、所述选择线、所述读字线、所述读位线的至少一种的电压，使所述滞回逻辑器件位于其滞回特性的滞回窗口区间内，从而维持所存储的信息不变。

8、在一种可能的实施方式中，控制所述写位线、所述选择线、所述读字线、所述读位线的至少一种的电压，以使得所述存储单元执行目标操作，包括：

9、将所述读字线、所述读位线置为低电平；

10、通过所述写位线施加目标翻转电压到所述滞回逻辑器件的栅极，以使得所述滞回逻辑器件的极性发生翻转；

11、将所述写位线置为第一保持电压，以使得所述滞回逻辑器件位于其滞回特性的滞回窗口区间内，从而维持所存储的信息不变，

12、其中，所述第一保持电压大于0且小于所述翻转电压，

13、其中，若将所述写位线在所述第一保持电压的基础上增加预设偏置电压达到第二保持电压，且所述第二保持电压小于所述翻转电压，则所述滞回逻辑器件依然位于其滞回特性的滞回窗口区间内。

14、在一种可能的实施方式中，所述目标操作包括写操作，所述控制单元用于：

15、控制所述写位线、所述选择线、所述读字线、所述读位线的电压的至少一种，使所述滞回逻辑器件到达其滞回特性的不同状态，从而改变所存储的信息。

16、在一种可能的实施方式中，控制所述写位线、所述选择线、所述读字线、所述读位线的至少一种的电压，以使得所述存储单元执行目标操作，包括：

17、将待操作的存储单元的选择线置为低电平，不操作的存储单元的选择线置为负的第一保持电压，并将所有读字线、读位线均置为低电平；

18、将待操作的存储单元的选择线置为预设偏置电压与翻转电压之差，将不操作的存储单元的选择线置为负的第一保持电压，并保持所有读字线、读位线均为低电平；

19、将待操作的存储单元的写位线置为所述预设偏置电压以写入‘1’，或，将待操作的存储单元的写位线置为低电平以写入‘0’，

20、其中，所述第一保持电压大于0且小于所述翻转电压，所述预设偏置电压小于所述翻转电压与所述第一保持电压之差。

21、在一种可能的实施方式中，所述目标操作包括读操作，所述控制单元用于：

22、控制所述写位线、所述选择线、所述读字线、所述读位线的电压的至少一种，利用所述滞回逻辑器件的滞回特性的不同状态所对应的不同阻抗特性，获取所存储的信息。

23、在一种可能的实施方式中，控制所述写位线、所述选择线、所述读字线、所述读位线的至少一种的电压，以使得所述存储单元执行目标操作，包括：

24、将所述读位线预充电至高电平；

25、将所述读字线上拉为高电平；

26、从所述读位线获取所存储的信息。

27、在一种可能的实施方式中，所述控制单元包括多个读取组件，所述读取组件包括第一电容、灵敏放大器，其中，

28、所述第一电容的第一端及所述灵敏放大器的负向输入端连接于相应存储单元的读位线，所述第一电容的第二端接地，所述灵敏放大器的正向输入端接电源vdd，

29、所述灵敏放大器的输出端用于输出放大后的信号。

30、在一种可能的实施方式中，所述滞回逻辑器件包括反铁电晶体管或纳米机电继电器，所述第一开关包括晶体管，所述第一开关的第一端为所述晶体管的源极，所述第一开关的第二端为所述晶体管的漏极。

31、在一种可能的实施方式中，所述至少一个存储单元以多行多列形式排列，其中，同一行内不同存储单元之间通过读字线和/或选择线相连，同一列内不同存储单元之间通过写位线和/或读位线相连，所述控制单元用于：按行或按列执行所述目标操作。

32、根据本公开的一方面，提供了一种静态存储器，所述静态存储器包括所述的静态存储装置。

33、根据本公开的一方面，提供了一种电子设备，所述电子设备包括所述的静态存储器。

34、本公开实施例的静态存储装置基于具有滞回特性的滞回逻辑器件实现，能够在低电压下维持所存储的数据，且读取速度快，具有高集成度、高耐久度的优点，可以有效地改善sram在闲置状态下的漏电问题和sram自身的低集成度问题，是一类可以在低电压下实现数据维持从而极大降低功耗、提高存储密度的存储器。

35、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本公开。根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。