虚拟静态随机存取存储器的制作方法

本发明有关于虚拟静态随机存取存储器(pseudo-static random accessmemory，psram)。

背景技术：

1、psram为包括具有与静态随机存取存储器(static random access memory，sram)相容的接口的半导体存储装置。参照图1，说明在传统的psram中的更新动作的一例。在图1的示例中，晶片选择信号cs#从高电平转变为低电平时，读取或写入操作开始。接着，因为用以对存储单元阵列进行数据存取的存取信号rd/wr从低电平转变为高电平，进行对存储单元阵列的数据的读取或写入存取。之后，晶片选择信号cs#从低电平转变为高电平时读取或写入操作结束。接着，因为存取信号rd/wr从高电平转变为低电平，对存储单元阵列的数据的读取或写入存取结束。

2、另外，在psram的内部中，以预定的间隔trefi产生用以请求更新动作的更新请求信号ref request。此处，在晶片选择信号cs#被设为高电平的期间中更新请求信号refrequest产生(成为高电平)时，psram被配置为因用以进行更新动作的更新信号ref立刻被设为高电平而进行更新动作。另一方面，在晶片选择信号cs#被设为低电平的期间中(读取或写入存取中)更新请求信号ref request产生(成为高电平)时，由于psram正在进行读取或写入存取，使更新动作的执行待命。接着，在晶片选择信号cs#被设为高电平，存取信号rd/wr从高电平转变为低电平时，psram进行更新动作。

3、像这样在psram中，晶片选择信号cs#被设为低电平的期间tcsl，比更新请求信号ref request的产生间隔trefi更长(即tcsl>trefi)的情况下，因为更新请求被无视，更新动作恐怕不会进行。例如，在图1的示例中，在晶片选择信号cs#被设为低电平的期间tcsl中，虽然有2个更新请求信号ref request产生，但在晶片选择信号cs#被设为高电平的期间中，更新动作只会执行1次，第2次的更新请求被无视。借此，由于没有回应操作中产生的1个以上的每个更新请求并进行更新动作，可能会有难以保持数据的情况。

4、另一方面，在tcsl<trefi时，虽然可以抑制更新请求被无视。然而此时由于晶片选择信号cs#被设为低电平的期间tcsl变短，1个操作中可以传送接收的数据量减少。因此，数据传输率恐怕会降低。

技术实现思路

1、为解决上述课题，本发明提供一种虚拟静态随机存取存储器，包括：控制部，在第1操作期间存储器的更新请求产生时，控制在前述第1操作结束到前述第1操作之后的第2操作开始为止的期间，前述存储器的更新动作只执行前述第1操作期间产生的更新请求的数量。

2、根据本发明，在前述第1操作结束到前述第1操作之后的第2操作开始为止的期间，更新动作会执行第1操作期间产生的更新请求的数量。借此，即使是在例如晶片选择信号被设为低电平的期间比更新请求信号的产生间隔更长的情况下，也可以回应在第1操作期间中产生的1个以上的每个更新请求以确实执行更新动作。进而，可以维持数据保持特性，同时抑制数据传输率的降低。

技术特征：

1.一种虚拟静态随机存取存储器，其特征在于，包括：

2.如权利要求1所述的虚拟静态随机存取存储器，其特征在于，前述控制部包括：

3.如权利要求2所述的虚拟静态随机存取存储器，其特征在于，前述控制部更包括：

4.如权利要求2所述的虚拟静态随机存取存储器，其特征在于，更包括：

5.如权利要求4所述的虚拟静态随机存取存储器，其特征在于，前述指令产生部在前述第1操作期间，产生用以对存储单元阵列进行数据存取的存取信号。

6.如权利要求4所述的虚拟静态随机存取存储器，其特征在于，更包括：

7.如权利要求1所述的虚拟静态随机存取存储器，其特征在于，更包括：

8.如权利要求7所述的虚拟静态随机存取存储器，其特征在于，前述多个存储库的每一个包括前述控制部。

9.如权利要求1至8中任一项所述的虚拟静态随机存取存储器，其特征在于，前述虚拟静态随机存取存储器为信号与时钟信号同步输入或输出的时钟同步型虚拟静态随机存取存储器。

10.如权利要求1至8中任一项所述的虚拟静态随机存取存储器，其特征在于，前述虚拟静态随机存取存储器为地址数据多工接口型虚拟静态随机存取存储器。

技术总结一种虚拟静态随机存取存储器，包括控制部10，在第1操作期间存储器的更新请求产生时，控制存储器的更新动作在第1操作结束到第2操作开始为止的期间，只执行第1操作期间产生的更新请求的数量。技术研发人员：池田仁史受保护的技术使用者：华邦电子股份有限公司技术研发日：技术公布日：2024/4/24