包括页缓冲器的存储器器件、包括页缓冲器的存储器系统及其操作方法与流程

本公开内容总体上涉及半导体，并且更具体而言涉及用于nand存储器的方法和存储系统。

背景技术：

1、随着存储器器件不断缩小到越来越小的管芯尺寸以降低制造成本且增加存储密度，平面存储单元的缩小由于工艺技术限制和可靠性问题而面临挑战。三维(3d)存储器架构可以解决平面存储单元中的密度和性能限制。

2、在3d nand闪存中，许多层的存储单元可以垂直堆叠，使得可以大大增加每单位面积的存储密度。垂直堆叠的存储单元可以形成存储串，其中，存储单元的沟道在每个存储串中被连接。可以通过字线和位线来寻址每个存储单元。可以同时读取或编程共享同一字线的存储单元的数据(即，逻辑状态)。然而，由于显著性的缩小，可靠性可能是3d nand闪存的问题。

技术实现思路

1、在本公开内容中描述了用于存储器器件中的数据保护的方法和系统的实施例。

2、在一些实施例中，页缓冲器可以为存储器器件提供操作时间减少。存储器器件可以包括存储器阵列和页缓冲器。存储器阵列可以包括耦合到存储器阵列的位线的多个存储单元。存储单元可以存储数据。页缓冲器可以经由位线耦合到多个存储单元且可以感测所存储的数据。页缓冲器可以包括耦合到位线的第一晶体管、第二晶体管和第三晶体管；第一节点和第二节点；耦合到第一节点的电容结构；以及经由第一晶体管耦合到位线的锁存器电路。第一晶体管、第二晶体管和第三晶体管的第一端子可以耦合到第一节点。第二晶体管的第二端子可以耦合到第二节点。第三晶体管可以放大第二节点处的读取裕度电压(readmargin voltage)。页缓冲器可以基于读取裕度电压的放大来缩短用于感测所存储的数据的读取操作或验证操作的执行时间。锁存器电路可以基于读取操作或验证操作来呈现与所存储的数据对应的电子状态。

3、在一些实施例中，电容结构可以包括电容器或具有寄生电容的一段电路导线(circuit wire)。

4、在一些实施例中，电容结构可以是第一电容结构。页缓冲器还可以包括耦合到第二节点的第二电容结构。

5、在一些实施例中，第二电容结构可以包括电容器或具有寄生电容的一段电路导线。

6、在一些实施例中，第二电容结构的电容可以小于第一电容结构的电容。

7、在一些实施例中，第一电容结构的电容可以比第二电容结构的电容大至少两倍。

8、在一些实施例中，第三晶体管的第二端子可以耦合到第一节点。

9、在一些实施例中，第三晶体管的第二端子可以耦合到第二节点。

10、在一些实施例中，电容结构可以减少读取操作或验证操作的持续时间。基于持续时间的减少来增强所述存储器器件的性能。

11、在一些实施例中，锁存器电路可以是第一锁存器电路。页缓冲器还可以包括第二锁存器电路和与第二锁存器电路相关联的晶体管。电容结构可以包括具有寄生电容的一段导线。该段导线可以耦合到与第二锁存器电路相关联的晶体管。

12、在一些实施例中，页缓冲器可以为存储器系统提供操作时间减少。存储器系统可以包括存储器器件。存储器器件可以包括存储器阵列和页缓冲器。存储器阵列可以包括耦合到存储器阵列的位线的多个存储单元。存储单元可以存储数据。页缓冲器可以经由位线耦合到多个存储单元且可以感测所存储的数据。页缓冲器可以包括耦合到位线的第一晶体管、第二晶体管和第三晶体管；第一节点和第二节点；耦合到第一节点的电容结构；以及经由第一晶体管耦合到位线的锁存器电路。第一晶体管、第二晶体管和第三晶体管的第一端子可以耦合到第一节点。第二晶体管的第二端子可以耦合到第二节点。第三晶体管可以放大第二节点处的读取裕度电压。页缓冲器可以基于读取裕度电压的放大来缩短用于感测所存储的数据的读取操作或验证操作的执行时间。锁存器电路可以基于读取操作或验证操作来呈现与所存储的数据对应的电子状态。

13、在存储器系统的一些实施例中，电容结构可以包括电容器或具有寄生电容的一段电路导线。

14、在存储器系统的一些实施例中，电容结构可以是第一电容结构。页缓冲器还可以包括耦合到第二节点的第二电容结构。

15、在存储器系统的一些实施例中，第二电容结构可以包括电容器或具有寄生电容的一段电路导线。

16、在存储器系统的一些实施例中，第二电容结构的电容可以小于第一电容结构的电容。

17、在存储器系统的一些实施例中，第一电容结构的电容可以比第二电容结构的电容大至少两倍。

18、在存储器系统的一些实施例中，第三晶体管的第二端子可以耦合到第一节点。

19、在存储器系统的一些实施例中，第三晶体管的第二端子可以耦合到第二节点。

20、在存储器系统的一些实施例中，电容结构可以减少读取操作或验证操作的持续时间。基于持续时间的减少来增强存储器器件的性能。

21、在存储器系统的一些实施例中，锁存器电路可以是第一锁存器电路。页缓冲器还可以包括第二锁存器电路和与第二锁存器电路相关联的晶体管。电容结构可以包括具有寄生电容的一段导线。该段导线可以耦合到与第二锁存器电路相关联的晶体管。

22、在一些实施例中，页缓冲器可以在存储器器件的操作中提供操作时间减少。存储器器件可以包括存储器阵列，存储器阵列包括页缓冲器和耦合到存储器阵列的位线的多个存储单元。页缓冲器可以包括电容结构、锁存器电路、第一晶体管、第二晶体管、第三晶体管、第一节点和第二节点。第一晶体管、第二晶体管和第三晶体管的第一端子可以耦合到位线。第二晶体管的第二端子可以耦合到第二节点。方法可以包括执行对存储单元中的存储的数据的读取或验证操作。执行读取或验证操作可以包括以下操作中的一个或多个。执行读取或验证操作可以包括将位线电压施加到位线。执行读取或验证操作还可以包括将第一节点电压施加到第一节点。执行读取或验证操作还可以包括将第二节点电压施加到第二节点。执行读取或验证操作还可以包括将第三晶体管电压施加到第三晶体管。执行读取或验证操作还可以包括基于第三晶体管电压的施加来放大读取裕度电压。第一节点电压和第二节点电压可以在施加第三晶体管电压之后的发展时间段(develop time period)期间减小。读取裕度电压可以定义在发展时间段的结束点，并且可以对应于与在发展时间段的结束点时对应于第二节点的关断状态的电流的最大阈值相关联的第二节点电压的值和与在发展时间段的结束点时对应于第二节点的导通状态的电流的最小阈值相关联的第二节点电压的值之间的电压差。执行读取或验证操作还可以包括在发展时间段的结束点之前使用锁存器电路来感测在存储单元中的所存储的数据。

23、在该方法的一些实施例中，电容结构可以是第一电容结构。页缓冲器可以包括耦合到第二节点的第二电容结构。放大读取裕度电压可以基于第二电容结构具有的电容小于第一电容结构的电容。

24、在该方法的一些实施例中，电容结构可以是第一电容结构。页缓冲器可以包括耦合到第二节点的第二电容结构。放大读取裕度电压可以基于第一电容结构具有的电容比第二电容结构的电容大至少两倍。

25、在该方法的一些实施例中，放大读取裕度电压可以基于第三晶体管的第二端子耦合到第一节点。

26、在该方法的一些实施例中，放大读取裕度电压可以基于第三晶体管的第二端子耦合到第二节点。

27、在该方法的一些实施例中，该方法还可以包括减少读取操作或验证操作的持续时间。基于持续时间的减少来增强存储器器件的性能。

28、根据本公开内容的说明书、权利要求书和附图，本领域技术人员可以理解本公开内容的其他方面。