一种字线驱动电路以及存储器的制作方法

本公开涉及半导体，尤其涉及一种字线驱动电路以及存储器。

背景技术：

1、动态随机存取存储器(dynamic random access memory，dram)包括存储阵列(array)、感应放大(sense amplifier，sa)区域和子字线驱动(sub word line driver，swd)区域。其中，swd区域由数目巨多的多个驱动单元组成，其最小的驱动单元可以包括一个pmos管与一个nmos管，或者一个pmos管与两个nmos管。

2、在相关技术中，由于对于dram的时序要求，一个pmos管与一个nmos管的设计已经无法满足需求；但是随着芯片技术的进步，器件尺寸越来越小，一个pmos管与两个nmos管的设计也无法满足需求。

技术实现思路

1、本公开实施例提供了一种字线驱动电路以及存储器。

2、第一方面，本公开实施例提供了一种字线驱动电路，包括：

3、驱动单元组，连接至多条字线，所述驱动单元组用于驱动其中一条所述字线；

4、均衡单元，所述均衡单元连接于多条所述字线之间，用于在驱动其中一条所述字线前均衡多条所述字线之间的电位。

5、在一些实施例中，所述驱动单元组包括第一驱动单元组和第二驱动单元组，其中：

6、所述第一驱动单元组，用于根据第一主字线信号、第一字线驱动信号和第二字线驱动信号驱动第一字线或第二字线；

7、所述第二驱动单元组，用于根据第二主字线信号、所述第一字线驱动信号和所述第二字线驱动信号驱动第三字线或第四字线。

8、在一些实施例中，所述第一字线驱动信号和所述第二字线驱动信号是用于驱动所述第一驱动单元组和所述第二驱动单元组的互补信号。

9、在一些实施例中，所述第一驱动单元组包括第一驱动单元和第二驱动单元，其中：

10、所述第一驱动单元，用于根据所述第一主字线信号和所述第一字线驱动信号驱动所述第一字线；

11、所述第二驱动单元，用于根据所述第一主字线信号和所述第二字线驱动信号驱动所述第二字线。

12、在一些实施例中，所述第一驱动单元包括第一p型晶体管和第一n型晶体管，其中：

13、所述第一p型晶体管的第一端接收所述第一字线驱动信号，所述第一n型晶体管的第二端接收第一接地信号，所述第一p型晶体管的第二端和所述第一n型晶体管的第一端均与所述第一字线连接，所述第一p型晶体管的栅极端和所述第一n型晶体管的栅极端均接收所述第一主字线信号。

14、在一些实施例中，所述第二驱动单元包括第二p型晶体管和第二n型晶体管，其中：

15、所述第二p型晶体管的第一端接收所述第二字线驱动信号，所述第二n型晶体管的第二端接收第一接地信号，所述第二p型晶体管的第二端和所述第二n型晶体管的第一端均与所述第二字线连接，所述第二p型晶体管的栅极端和所述第二n型晶体管的栅极端均接收所述第一主字线信号。

16、在一些实施例中，所述第二驱动单元组包括第三驱动单元和第四驱动单元，其中：

17、所述第三驱动单元，用于根据所述第二主字线信号和所述第一字线驱动信号驱动所述第三字线；

18、所述第四驱动单元，用于根据所述第二主字线信号和所述第二字线驱动信号驱动所述第四字线。

19、在一些实施例中，所述第三驱动单元包括第三p型晶体管和第三n型晶体管，其中：

20、所述第三p型晶体管的第一端接收所述第一字线驱动信号，所述第三n型晶体管的第二端接收第二接地信号，所述第三p型晶体管的第二端和所述第三n型晶体管的第一端均与所述第三字线连接，所述第三p型晶体管的栅极端和所述第三n型晶体管的栅极端均接收所述第二主字线信号。

21、在一些实施例中，所述第四驱动单元包括第四p型晶体管和第四n型晶体管，其中：

22、所述第四p型晶体管的第一端接收所述第二字线驱动信号，所述第四n型晶体管的第二端接收第二接地信号，所述第四p型晶体管的第二端和所述第四n型晶体管的第一端均与所述第四字线连接，所述第四p型晶体管的栅极端和所述第四n型晶体管的栅极端均接收所述第二主字线信号。

23、在一些实施例中，所述均衡单元，连接于所述第一字线、所述第二字线、所述第三字线和所述第四字线之间，用于接收均衡控制信号，并根据所述均衡控制信号在其中一条所述字线被驱动前均衡所述第一字线、所述第二字线、所述第三字线和所述第四字线之间的电位。

24、在一些实施例中，所述均衡单元包括第五n型晶体管、第六n型晶体管、第七n型晶体管和第八n型晶体管，其中：

25、所述第五n型晶体管的第一端与所述第七n型晶体管的第一端连接形成第一连接端，且所述第一连接端与所述第一字线连接；

26、所述第五n型晶体管的第二端与所述第八n型晶体管的第一端连接形成第二连接端，且所述第一连接端与所述第三字线连接；

27、所述第六n型晶体管的第一端与所述第七n型晶体管的第二端连接形成第三连接端，且所述第三连接端与所述第二字线连接；

28、所述第六n型晶体管的第二端与所述第八n型晶体管的第二端连接形成第四连接端，且所述第四连接端与所述第四字线连接；

29、所述第五n型晶体管的栅极端、所述第六n型晶体管的栅极端、所述第七n型晶体管的栅极端和所述第八n型晶体管的栅极端均接收所述均衡控制信号。

30、在一些实施例中，第一n型晶体管、或者第二n型晶体管、或者第三n型晶体管、或者第四n型晶体管的有源区面积等于所述第五n型晶体管、所述第六n型晶体管、所述第七n型晶体管和所述第八n型晶体管的有源区面积之和。

31、在一些实施例中，所述字线驱动电路的布局结构包括有源层和栅极层，且所述栅极层位于所述有源层之上，其中：

32、所述有源层包括沿第一方向延伸的第一有源区和第二有源区、以及沿第二方向延伸的第三有源区，所述第三有源区位于所述第一有源区和所述第二有源区之间，且与所述第一有源区和所述第二有源区分别连接；

33、所述栅极层包括并列放置的第一栅极部分、第二栅极部分和第三栅极部分，且所述第一栅极部分沿第二方向延伸且跨越所述第一有源区和所述第二有源区，所述第二栅极部分沿第二方向延伸且跨越所述第一有源区和所述第二有源区以及覆盖所述第三有源区，所述第三栅极部分沿第二方向延伸且跨越所述第一有源区和所述第二有源区。

34、在一些实施例中，所述第一栅极部分包括第一栅极子部分和第二栅极子部分，所述第三栅极部分包括第三栅极子部分和第四栅极子部分，其中：

35、所述第一栅极子部分位于所述第一有源区之上，且所述第一栅极子部分对应形成第一n型晶体管的栅极区；

36、所述第二栅极子部分位于所述第二有源区之上，且所述第二栅极子部分对应形成第二n型晶体管的栅极区；

37、所述第三栅极子部分位于所述第一有源区之上，且所述第三栅极子部分对应形成第三n型晶体管的栅极区；

38、所述第四栅极子部分位于所述第二有源区之上，且所述第四栅极子部分对应形成第四n型晶体管的栅极区。

39、在一些实施例中，所述第二栅极部分包括第五栅极子部分、第六栅极子部分和第七栅极子部分，且所述第五栅极子部分和所述第六栅极子部分设置于所述第七栅极子部分的两侧，其中：

40、所述第五栅极子部分位于所述第一有源区之上，且所述第五栅极子部分对应形成所述第五n型晶体管的栅极区；

41、所述第六栅极子部分位于所述第二有源区之上，且所述第六栅极子部分对应形成所述第六n型晶体管的栅极区；

42、所述第七栅极子部分覆盖所述第三有源区，且所述第七栅极子部分对应形成所述第七n型晶体管和所述第八n型晶体管的栅极区。

43、在一些实施例中，所述第五栅极子部分沿第一方向的宽度与所述第六栅极子部分沿第一方向的宽度相同，且所述第五栅极子部分沿第一方向的宽度小于所述第七栅极子部分沿第一方向的宽度。

44、在一些实施例中，所述字线驱动电路的布局结构还包括位于所述第一有源区且分布在所述第一栅极子部分两侧的第一接触件和第二接触件、位于所述第二有源区且分布在所述第二栅极子部分两侧的第三接触件和第四接触件、位于所述第一有源区且分布在所述第三栅极子部分两侧的第五接触件和第六接触件、位于所述第二有源区且分布在所述第四栅极子部分两侧的第七接触件和第八接触件、位于所述第三有源区的第九接触件。

45、在一些实施例中，所述有源层还包括沿第一方向延伸的第四有源区、第五有源区、第六有源区和第七有源区，其中：

46、所述第一栅极部分还包括第一延伸部分，且所述第一延伸部分为所述第一栅极部分沿第二方向延伸且跨越所述第四有源区和所述第五有源区的栅极部分；

47、所述第三栅极部分还包括第二延伸部分，且所述第二延伸部分为所述第三栅极部分沿第二方向延伸且跨越所述第六有源区和所述第七有源区的栅极部分。

48、在一些实施例中，所述第一延伸部分包括第八栅极子部分和第九栅极子部分，所述第二延伸部分包括第十栅极子部分和第十一栅极子部分，其中：

49、所述第八栅极子部分位于所述第四有源区之上，且所述第八栅极子部分对应形成第一p型晶体管的栅极区；

50、所述第九栅极子部分位于所述第五有源区之上，且所述第九栅极子部分对应形成第二p型晶体管的栅极区；

51、所述第十栅极子部分位于所述第六有源区之上，且所述第十栅极子部分对应形成第三p型晶体管的栅极区；

52、所述第十一栅极子部分位于所述第七有源区之上，且所述第十一栅极子部分对应形成第四p型晶体管的栅极区。

53、在一些实施例中，所述字线驱动电路的布局结构还包括位于所述第四有源区且分布在所述第八栅极子部分两侧的第十接触件和第十一接触件、位于所述第五有源区且分布在所述第九栅极子部分两侧的第十二接触件和第十三接触件、位于所述第六有源区且分布在所述第十栅极子部分两侧的第十四接触件和第十五接触件、位于所述第七有源区且分布在所述第十一栅极子部分两侧的第十六接触件和第十七接触件。

54、在一些实施例中，所述有源层沿平行于第二方向的对称轴呈轴对称分布；所述栅极层沿平行于第二方向的对称轴呈轴对称分布。

55、第二方面，本公开实施例提供了一种存储器，所述存储器包括如第一方面中任一项所述的字线驱动电路。

56、本公开实施例提供了一种字线驱动电路以及存储器，该字线驱动电路包括：驱动单元组，连接至多条字线，驱动单元组用于驱动其中一条字线；均衡单元，均衡单元连接于多条字线之间，用于在驱动其中一条字线前均衡多条字线之间的电位。这样，均衡单元可以被多条字线共用，使得在驱动其中一条字线前均衡多条字线之间的电位；另外，由于驱动单元组可以共用均衡单元，从而不仅能够节省字线驱动电路的版图面积，还能够提升字线驱动性能，进而提升存储器的性能。