接口电路与存储器控制器的制作方法

本发明关于一种用以量测并校正一接口电路内的多个信号处理装置的校正方法，特别是一种适用于提供高速数据传输的接口电路的校正方法，其利用量测与校正电路主动量测并透过补偿控制机制校正接口电路内的多个信号处理装置，以即时补偿电流、电压及/或频率的偏移并避免致命错误的发生。

背景技术：

1、串行器-解串器(serializer-deserializer，缩写为serdes)是一对常用于高速通信以补偿有限输入/输出的功能块。串行器-解串器在每个方向的串行数据和并行接口之间转换数据。串行器-解串器的主要用途是通过单条线路或差动对提供数据传输，以最大限度地减少输入/输出引脚和互连的数量。

2、串行器-解串器运作于高频。然而，高频信号传输对于频率或电压的抖动(jitter)容忍度低。此外，先进制程的使用也容易导致串行器-解串器发生频率、电压的抖动或飘移等问题。若串行器-解串器内的信号处理元件的特性值产生偏移，因为此偏移而产生频率或电压的抖动将可能对串行器-解串器的信号处理造成致命错误(fatal error)。一旦发生致命错误，便必须将系统断电或重置，因而造成诸多不便。

3、为避免高速通信系统发生致命错误，需要一种校正方法，用以有效率并即时地校正串行器-解串器内部信号处理元件的特性值，以补偿电流、电压及/或频率的偏移。

技术实现思路

1、根据本发明的一实施例，一种接口电路，包括用以处理接收自主机装置的接收信号与传送至主机装置的传送信号的一信号处理电路。信号处理电路包括多个信号处理装置与一量测与校正模块。量测与校正模块包括多个量测电路、多个校正电路与一补偿控制机制运作逻辑。量测电路用以于一量测与校正程序中对接收信号与传送信号之至少一者的一振幅、一频率与信号位准抖动之至少一者进行量测并产生对应的一量测结果，以及对一电源供应电压与一接地电压之至少一者进行量测并产生对应的一量测结果。校正电路耦接至信号处理装置，分别用以于量测与校正程序中对信号处理装置之一者执行一校正操作，以调整所述信号处理装置之一者的一特性值。补偿控制机制运作逻辑耦接至量测电路与校正电路，用以自量测电路收集量测结果，以及根据量测结果依序产生各校正电路所对应的一校正控制信号，以分别控制校正电路响应于对应的校正控制信号对所述信号处理装置之一者执行对应的校正操作。补偿控制机制运作逻辑由一现场可程序化逻辑闸阵列(fpga)实施，并且其中补偿控制机制运作逻辑包括耦接至校正电路的一校正处理接口，用以接收并解码一校正指令，根据校正指令的一解码结果产生校正控制信号，并且将校正控制信号传送至对应的校正电路。

2、根据本发明的另一实施例，一种存储器控制器，耦接一存储器装置，用以控制存储器装置的存取操作，包括用以与主机装置沟通的一主机接口。主机接口包括一信号处理电路，用以处理接收自主机装置的接收信号与传送至主机装置的传送信号。信号处理电路包括多个信号处理装置与一量测与校正模块。量测与校正模块包括多个量测电路、多个校正电路与一补偿控制机制运作逻辑。量测电路用以于一量测与校正程序中对接收信号与传送信号之至少一者的一振幅、一频率与信号位准抖动之至少一者进行量测并产生对应的一量测结果，以及对一电源供应电压与一接地电压之至少一者进行量测并产生对应的一量测结果。校正电路耦接至信号处理装置，分别用以于量测与校正程序中对信号处理装置之一者执行一校正操作，以调整所述信号处理装置之一者的一特性值。补偿控制机制运作逻辑耦接至量测电路与校正电路，用以自量测电路收集量测结果，以及根据量测结果依序产生各校正电路所对应的一校正控制信号，以分别控制校正电路响应于对应的校正控制信号对所述信号处理装置之一者执行对应的校正操作。补偿控制机制运作逻辑由一现场可程序化逻辑闸阵列(fpga)实施，并且其中补偿控制机制运作逻辑包括耦接至校正电路的一校正处理接口，用以接收并解码一校正指令，根据校正指令的一解码结果产生校正控制信号，并且将校正控制信号传送至对应的校正电路。

技术特征：

1.一种接口电路，包括：

2.如权利要求1所述的接口电路，其特征在于，该接口电路配置于一存储器控制器内，并且该信号处理电路为一串行器-解串器(serializer-deserializer，缩写为serdes)。

3.如权利要求1所述的接口电路，其特征在于，该补偿控制机制运作逻辑还包括：

4.如权利要求3所述的接口电路，其特征在于，该补偿控制机制运作逻辑还包括：

5.如权利要求4所述的接口电路，其特征在于，该补偿控制机制运作逻辑还包括：

6.如权利要求5所述的接口电路，其特征在于，该补偿控制机制运作逻辑还包括：

7.如权利要求6所述的接口电路，其特征在于，该补偿控制机制运作逻辑还包括：

8.一种存储器控制器，耦接一存储器装置，用以控制该存储器装置的存取操作，包括：

9.如权利要求8所述的存储器控制器，其特征在于，该信号处理电路为一串行器-解串器(serializer-deserializer，缩写为serdes)。

10.如权利要求8所述的存储器控制器，其特征在于，该补偿控制机制运作逻辑还包括：

11.如权利要求10所述的存储器控制器，其特征在于，该补偿控制机制运作逻辑还包括：

12.如权利要求11所述的存储器控制器，其特征在于，该补偿控制机制运作逻辑还包括：

13.如权利要求12所述的存储器控制器，其特征在于，该补偿控制机制运作逻辑还包括：

14.如权利要求13所述的存储器控制器，其特征在于，该补偿控制机制运作逻辑还包括：

技术总结本发明涉及一种接口电路与存储器控制器。该接口电路包括信号处理装置与量测与校正模块。量测与校正模块包括量测电路、校正电路与补偿控制机制运作逻辑。量测电路对接收信号与传送信号进行量测并产生对应的量测结果，以及对电源供应电压与接地电压的进行量测并产生对应的量测结果。校正电路对信号处理装置执行校正操作，以调整信号处理装置的特性值。补偿控制机制运作逻辑根据量测结果产生校正控制信号，以控制校正电路的校正操作。补偿控制机制运作逻辑由现场可程序化逻辑闸阵列实施，并包括校正处理接口，根据校正指令的解码结果产生校正控制信号，并传送至对应的校正电路。技术研发人员：施富仁受保护的技术使用者：慧荣科技股份有限公司技术研发日：技术公布日：2024/7/23