一种坏点修复电路及存储器的制作方法

本公开涉及但不限于一种坏点修复电路及存储器。

背景技术：

1、集成电路中，在检测出存储单元中存在坏点时，会利用memery post pockegerepair(mppr)坏点修复将对应该坏点的一行阵列单元用冗余行(redundancy row)进行替换修复，由于冗余资源有限，且redundancy row的资源占比大，每次在检测到坏点时都通过redundancy row进行替换修复的方法，浪费了冗余资源，使冗余资源利用率较低。

技术实现思路

1、有鉴于此，本公开实施例提供了一种坏点修复电路及存储器，能够提高冗余资源的利用率。

2、本公开的技术方案是这样实现的：

3、本公开实施例提供了一种坏点修复电路，所述坏点修复电路包括：地址寄存电路、检测电路和地址查找电路；所述地址寄存电路，用于接收两个坏点地址并进行寄存；所述检测电路，其输入端连接所述地址寄存电路的输出端，用于获取所述两个坏点地址，在检测到两个所述坏点地址属于同一行时输出第一控制信号，在检测到两个所述坏点地址不属于同一行时输出第二控制信号；所述地址查找电路，其输入端分别连接所述检测电路的输出端，及所述地址寄存电路的输出端，受控于所述第一控制信号输出两个所述坏点地址共同对应的行修复地址，或者受控于所述第二控制信号分别输出每个所述坏点地址对应的列修复地址。

4、上述方案中，两个所述坏点地址包括：第一坏点地址和第二坏点地址；所述第一坏点地址包括：第一存储体地址和第一行地址；所述第二坏点地址包括：第二存储体地址和第二行地址；所述检测电路，用于在检测到所述第一存储体地址与所述第二存储体地址相同，且所述第一行地址与所述第二行地址相同时，输出所述第一控制信号；所述检测电路，还用于在检测到所述第一存储体地址与所述第二存储体地址不同，和/或所述第一行地址与所述第二行地址不同时，输出所述第二控制信号。

5、上述方案中，所述检测电路包括：比较单元和控制信号生成单元；所述比较单元，其输入端作为所述检测电路的输入端，用于在检测到所述第一坏点地址和所述第二坏点地址属于同一行的地址时，输出两个第一信号；所述控制信号生成单元，其输入端与所述比较单元的输出端连接，受控于所述两个第一信号输出所述第一控制信号；所述比较单元，还用于在检测到所述第一坏点地址和所述第二坏点地址不属于同一行的地址时，输出至少一个第二信号；所述控制信号生成单元，还受控于所述至少一个第二信号输出所述第二控制信号。

6、上述方案中，所述地址寄存电路包括：第一寄存单元、第二寄存单元和第三寄存单元；所述第一寄存单元，其输出端连接所述比较单元的输入端，用于接收遍历的多个存储体地址，根据选择时钟信号在多个所述存储体地址中选择所述第一存储体地址或者所述第二存储体地址进行寄存；所述第二寄存单元，其输出端连接所述比较单元的输入端，用于接收遍历的多个行地址，根据所述选择时钟信号在多个所述行地址中选择所述第一行地址或者所述第二行地址进行寄存；所述第三寄存单元，其输出端连接所述地址查找电路的输入端，用于接收遍历的多个列地址，根据所述选择时钟信号在多个所述列地址中选择所述第一列地址或者所述第二列地址进行寄存。

7、上述方案中，所述比较单元包括：第一比较器和第二比较器；所述第一比较器，其输入端与所述第一寄存单元的输出端连接，其输出端与所述控制信号生成单元的第一输入端连接，用于在检测到所述第一存储体地址与所述第二存储体地址相同时，输出第一信号，或者，在检测到所述第一存储体地址与所述第二存储体地址不同时，输出第二信号；所述第二比较器，其输入端与所述第二寄存单元的输出端连接，其输出端与所述控制信号生成单元的第二输入端连接，用于在检测到所述第一行地址与所述第二行地址相同时，输出第一信号，或者，在检测到所述第一行地址与所述第二行地址不同时，输出第二信号。

8、上述方案中，所述地址查找电路包括：第一查找电路和第二查找电路；所述第一查找电路，其输入端分别与所述第一寄存单元和所述第二寄存单元的输出端连接，其控制端与所述控制信号生成单元的输出端连接，受控于所述第一控制信号从所述第一寄存单元中获取所述第二存储体地址，并从所述第二寄存单元中获取所述第二行地址，利用所述第二存储体地址和所述第二行地址查找输出所述行修复地址；所述第二查找电路，其输入端分别与所述第一寄存单元的输出端、第二寄存单元的输出端和所述第三寄存单元的输出端连接，其控制端与所述控制信号生成单元的输出端连接，受控于所述第二控制信号从所述第一寄存单元中获取所述第一存储体地址，从所述第二寄存单元中获取所述第一行地址，从所述第三寄存单元中获取第一列地址，利用所述第一存储体地址、所述第一行地址和所述第一列地址查找输出所述第一坏点地址对应的所述列修复地址；所述第二查找电路，还受控于所述第二控制信号从所述第一寄存单元中获取所述第二存储体地址，从所述第二寄存单元中获取所述第二行地址，从所述第三寄存单元中获取第二列地址，利用所述第二存储体地址、所述第二行地址和所述第二列地址查找输出所述第二坏点地址对应的所述列修复地址。

9、上述方案中，所述控制信号生成单元包括：与门和反相器；所述与门，其第一输入端作为所述控制信号生成单元的第一输入端，其第二输入端作为所述控制信号生成单元的第二输入端，其输出端分别与所述第一查找电路的控制端，及所述反相器的第一端连接；所述与门的输出端输出所述第一控制信号；所述反相器，其第二端与所述第二查找电路的控制端连接，所述反相器的第二端输出所述第二控制信号。

10、上述方案中，所述第二查找电路包括：选择单元和查找单元；所述选择单元，其输入端作为所述第二查找电路的输入端，其输出端与所述查找单元的输入端连接，用于在所述第二查找电路接收所述第二控制信号时，根据选择信号给所述查找单元依次提供所述每个坏点地址。

11、上述方案中，所述选择单元包括：第一选择器、第二选择器和第三选择器；所述第一选择器，用于接收所述第一存储体地址和所述第二存储体地址，根据所述选择信号的第一值选择所述第一存储体地址输出，或者，根据所述选择信号的第二值选择所述第二存储体地址输出；所述第二选择器，用于接收所述第一行地址和所述第二行地址，根据所述第一值选择所述第一行地址输出，或者，根据所述第二值选择所述第二行地址输出；所述第三选择器，用于接收所述第一列地址和所述第二列地址，根据所述第一值选择所述第一列地址输出，或者，根据所述第二值选择所述第二列地址输出。

12、上述方案中，所述查找单元包括：第二存储单元译码器、第二行译码器和列查找单元；所述第二存储单元译码器，其输入端从所述第一选择器依次接收所述第一存储体地址和所述第二存储体地址，用于将所述第一存储体地址或所述第二存储体地址译码为第二存储单元信息进行输出；所述第二行译码器，其输入端从所述第二选择器依次接收所述第一行地址和所述第二行地址，用于将所述第一行地址或所述第二行地址译码为第二行信息进行输出；所述列查找单元，其输入端接收所述第二存储单元信息、所述第二行信息和对应匹配的列地址，用于利用所述第二存储单元信息、所述第二行信息和所述列地址查找输出所述列修复地址。

13、上述方案中，所述第一查找电路包括：第一存储单元译码器、第一行译码器和行查找单元；所述第一存储单元译码器，其输入端从所述第一寄存单元接收所述第一存储体地址或者所述第二存储体地址，用于将所述第一存储体地址或所述第二存储体地址译码为第一存储单元信息进行输出；所述第一行译码器，其输入端从所述第二寄存单元接收所述第一行地址或者所述第二行地址，用于将所述第一行地址或者所述第二行地址译码为第一行信息进行输出；所述行查找单元，其控制端接收所述第一存储单元信息和所述第一行信息，用于利用所述第一存储单元信息和所述第一行信息查找输出所述行修复地址。

14、上述方案中，所述第一寄存单元包括：第一寄存器和第二寄存器；所述选择时钟信号包括：第一时钟脉冲和第二时钟脉冲，其中，所述第一时钟脉冲对应于所述第一坏点地址，所述第二时钟脉冲对应于所述第二坏点地址；所述第一寄存器，其输出端连接所述第二寄存器的输入端及所述第一选择器的第一输入端，其控制端接收所述选择时钟信号，其用于接收遍历的多个所述存储体地址，根据所述第一时钟脉冲在多个所述存储体地址中选择所述第一存储体地址进行寄存，并将所述第一存储体地址输送给所述第二寄存器，以及，根据所述第二时钟脉冲在多个所述存储体地址中选择所述第二存储体地址进行寄存；所述第二寄存器，其输入端连接所述第一寄存器的输出端，其控制端接收所述选择时钟信号，其输出端连接所述第一选择器的第二输入端，用于接收所述第一存储体地址，根据所述第二时钟脉冲寄存所述第一存储体地址。

15、上述方案中，所述第二寄存单元包括：第三寄存器和第四寄存器；所述选择时钟信号包括：第一时钟脉冲和第二时钟脉冲；所述第三寄存器，其输出端连接所述第四寄存器的输入端及所述第二选择器的第一输入端，其控制端接收所述选择时钟信号，其用于接收遍历的多个所述行地址，根据所述第一时钟脉冲在多个所述行地址中选择所述第一行地址进行寄存，并将所述第一行地址输送给所述第四寄存器，以及，根据所述第二时钟脉冲在多个所述行地址中选择所述第二行地址进行寄存；所述第四寄存器，其输入端连接所述第三寄存器的输出端，其控制端接收所述选择时钟信号，其输出端连接所述第二选择器的第二输入端，用于接收所述所述第一行地址，根据所述第二时钟脉冲寄存所述第一行地址。

16、上述方案中，所述第三寄存单元包括：第五寄存器和第六寄存器；所述选择时钟信号包括：第一时钟脉冲和第二时钟脉冲；所述第五寄存器，其输出端连接所述第六寄存器的输入端及所述第三选择器的第一输入端，其控制端接收所述选择时钟信号，其用于接收遍历的所述多个列地址，根据所述第一时钟脉冲在多个所述列地址中选择所述第一列地址进行寄存，并将所述第一列地址输送给所述第六寄存器，以及，根据所述第二时钟脉冲在多个所述列地址中选择所述第二列地址进行寄存；所述第六寄存器，其输入端连接所述第五寄存器的输出端，其控制端接收所述选择时钟信号，其输出端连接所述第三选择器的第二输入端，用于接收所述第一列地址，根据所述第二时钟脉冲寄存所述第一列地址。

17、本公开实施例还提供了一种存储器，所述存储器包括如上所述的坏点修复电路。

18、上述方案中，所述存储器为动态随机存取存储器dram

19、由此可见，本公开实施例提供了一种坏点修复电路，坏点修复电路包括：地址寄存电路、检测电路和地址查找电路；地址寄存电路，用于接收两个坏点地址并进行寄存；检测电路，其输入端连接地址寄存电路的输出端，用于获取两个坏点地址，在检测到两个坏点地址属于同一行时输出第一控制信号，在检测到两个坏点地址不属于同一行时输出第二控制信号；地址查找电路，其输入端分别连接检测电路的输出端，及地址寄存电路的输出端，受控于第一控制信号输出两个坏点地址共同对应的行修复地址，或者受控于第二控制信号分别输出每个坏点地址对应的列修复地址。由于本公开中在检测到两个坏点地址属于同一行时可以输出该两个坏点地址共同对应的行修复地址，在检测到两个坏点不属于同一行时可以输出该两个坏点分别对应的列修复地址；再基于行修复地址对两个坏点进行行修复，或者，基于列修复地址对对应坏点进行列修复。由于在用于修复的冗余资源中，冗余列资源远远多于冗余行资源；而本公开实施例根据坏点地址的具体情况，优先采用冗余列资源进行列修复，仅当两个坏点属于同一行时再采用冗余行资源进行行修复。这样，节省了冗余行资源，优化了冗余资源的利用比率。