集成电路器件、存储器器件及其制造方法与流程

本申请的实施例涉及集成电路器件、存储器器件及其制造方法。

背景技术：

1、集成电路(“ic”)器件包括ic布局图(也称为“布局图”)中表示的一个或多个半导体器件。布局图是分层的，并且包括根据半导体器件的设计规范执行更高级功能的模块。模块通常由单元的组合构建，每个单元代表一个或多个被配置为执行特定功能的半导体结构。具有预先设计的布局图的单元(有时被称为标准单元)储存在标准单元库(为了简单起见，以下称为“库”或“单元库”)中，并可由各种工具(例如电子设计自动化(eda)工具)存取，以生成、优化和验证ic的设计。

2、为了减小ic器件的尺寸，有时在另一层半导体器件上形成或接合一层半导体器件。

技术实现思路

1、根据本申请的实施例的一个方面，提供了一种集成电路器件，包括：衬底；底部半导体器件，位于衬底上方；以及顶部半导体器件，在衬底的厚度方向上位于底部半导体器件上方，其中，顶部半导体器件和底部半导体器件具有相同的导电类型。

2、根据本申请的实施例的另一个方面，提供了一种存储器器件，包括：位线；字线；数据储存元件；以及字线选择电路，字线选择电路包括：底部半导体器件；和顶部半导体器件，物理地堆叠在底部半导体器件上，其中，字线电耦合到顶部半导体器件的栅极和底部半导体器件的栅极，并且字线选择电路和数据储存元件串联电耦合到位线。

3、根据本申请的实施例的又一个方面，提供了一种制造集成电路器件的方法，方法包括：在衬底上方形成半导体层堆叠件；在半导体层堆叠件的相对的第一侧和第二侧上相应地形成第一底部外延结构和第二底部外延结构；在第一底部外延结构和第二底部外延结构上方形成隔离结构；在隔离结构上方形成第一顶部外延结构和第二顶部外延结构，第一顶部外延结和第二顶部外延结具有与第一底部外延结和第二底部外延结构相同的导电类型；以及形成将第一顶部外延结构电耦合到第一底部外延结构的第一局部互连件。

技术特征：

1.一种集成电路器件，包括：

2.根据权利要求1所述的集成电路器件，其中

3.根据权利要求1所述的集成电路器件，其中

4.根据权利要求1所述的集成电路器件，其中

5.根据权利要求1所述的集成电路器件，其中

6.根据权利要求1所述的集成电路器件，还包括：

7.一种存储器器件，包括：

8.根据权利要求7所述的存储器器件，还包括：

9.根据权利要求8所述的存储器器件，其中

10.一种制造集成电路器件的方法，所述方法包括：

技术总结一种集成电路(IC)器件，包括衬底、在衬底上的底部半导体器件以及在衬底的厚度方向上在底部半导体器件上的顶部半导体器件。顶部半导体器件和底部半导体器件具有相同的导电类型。本申请的实施例还提供了存储器器件和制造集成电路器件的方法。技术研发人员：张盟昇,黄家恩,杨忆欣受保护的技术使用者：台湾积体电路制造股份有限公司技术研发日：技术公布日：2024/7/25