半导体器件及其制造方法、电子设备与流程

本申请涉及半导体器件，具体而言，本申请涉及一种半导体器件及其制造方法、电子设备。

背景技术：

1、在三维半导体器件的制备工艺中，通常采用数次刻蚀和修剪工艺将堆叠结构图案化为台阶结构露出各存储单元的信号线层，并采用接触线逐一将堆叠结构的信号线层引出。

2、台阶结构主要通过多次刻蚀和修剪形成，不仅需要使用多层光罩，还需要稳定的光刻工艺来满足接触孔刻蚀的要求。随着半导体制造工艺的特征尺寸越来越小，三维半导体器件的存储密度越来越高，三维半导体器件中沿垂直方向堆叠的存储单元层数越来越多，制造过程中容易产生误差，结构稳定性较差。

3、为减少误差，增强结构稳定性，要求在图案化过程中光罩具有非常高的精确度，并且每次曝光的边界也要非常准确，这便导致三维半导体器件的接触线的制造成本过高，技术难度较大，产品良率较低。

技术实现思路

1、本申请针对现有方式的缺点，提出一种半导体器件及其制造方法、电子设备，用以解决相关技术存在三维半导体器件的台阶结构或接触线的制造成本过高、难度较大或产品良率较低等技术问题。

2、第一个方面，本申请实施例提供了一种半导体器件的制造方法，包括：

3、对覆盖有掩模结构的初始衬底进行刻蚀，形成衬底结构。衬底结构包括位于第一区域的第一底部、第二区域的第一斜坡部和位于第三区域的基础部。第一斜坡部一端与第一底部齐平，沿第一方向逐渐增厚至另一端与基础部齐平，第一方向平行于初始衬底。第一区域、第二区域和第三区域沿第一方向依次分布。

4、在衬底结构上依次形成堆叠层、停止结构和缓冲层。第一区域、第二区域、第三区域的堆叠层分别随着衬底结构的形状形成第一堆叠部、第二斜坡部、第二堆叠部，停止结构至少覆盖第一堆叠部。

5、对缓冲层和堆叠层进行研磨，直到第二区域的堆叠层与第一区域的停止结构齐平，形成堆叠结构。堆叠结构包括交替设置的信号线层和介质层，第二区域的堆叠结构沿第一方向交替露出信号线层和介质层。

6、可选地，对覆盖有掩模结构的初始衬底进行刻蚀，形成衬底结构之前，包括：

7、在初始衬底上形成掩模结构。掩模结构包括位于第二区域的第三斜坡部和位于第三区域的阻挡部。第三斜坡部远离阻挡部的一端与露出于第一区域的初始衬底齐平。

8、以及，对覆盖有掩模结构的初始衬底进行刻蚀，形成衬底结构，包括：

9、对掩模结构和初始衬底进行刻蚀，使得第一区域的初始衬底下降第一设计距离，形成衬底结构的第一底部，并使得第二区域的初始衬底沿第一方向从下降第一设计距离逐渐过渡至零下降，形成衬底结构的第一斜坡部。

10、可选地，第一设计距离与堆叠层的厚度相同。

11、可选地，在衬底结构上依次形成堆叠层、停止结构和缓冲层，包括：

12、在衬底结构上依次形成堆叠层、停止层。

13、图案化处理停止层，形成覆盖第一堆叠部和第二斜坡部的停止结构，露出第二堆叠部。

14、在堆叠层和停止结构一侧形成缓冲层。

15、可选地，在衬底结构上依次形成堆叠层、停止结构和缓冲层，包括：

16、在衬底结构上依次形成堆叠层和露出第二堆叠部的停止结构。

17、图案化处理第二堆叠部，形成多个沟槽，沟槽的深度不大于堆叠层的厚度。

18、可选地，沿第一方向，第二区域的堆叠结构远离衬底结构的一侧露出的信号线层的宽度为设计宽度，第一堆叠部中信号线层的厚度为设计厚度，第二斜坡部的斜面与第一方向之间的夹角为第一夹角。

19、设计厚度与设计宽度的比值为第一夹角的正弦值。

20、可选地，该方法还包括：

21、根据掩模结构和初始衬底的刻蚀选择比、以及第一夹角，确定掩模结构的第三斜坡部的斜面与第一方向之间的第二夹角。

22、第二个方面，本申请实施例还提供一种半导体器件，采用如上述第一个方面提供的任一半导体器件的制造方法制造得到，包括：衬底结构、堆叠结构和停止结构。

23、衬底结构，包括位于第一区域的第一底部、位于第二区域的第一斜坡部和位于第三区域的基础部。

24、堆叠结构，设置于衬底结构的一侧，包括交替设置的信号线层和介质层，第二区域的堆叠结构沿第一方向交替露出信号线层和介质层。

25、停止结构，至少覆盖第一堆叠部，停止结构远离衬底结构的一侧与第二区域的堆叠结构齐平。

26、可选地，第二区域的堆叠结构、第三区域的堆叠结构以及第一区域的停止结构齐平。

27、第三个方面，本申请实施例提供了一种电子设备，包括：如上述第一方面提供的半导体器件的制造方法制成的半导体器件，或，如上述第二个方面提供的任一半导体器件。

28、本申请实施例提供的技术方案带来的有益技术效果包括：

29、本申请实施例通过将相关技术中使用台阶结构露出各存储单元的信号线层的方案改为利用斜坡的结构将各信号线层在同一平面上依次露出的方案，无需采用与台阶结构中多个台阶对应的多次图案化或修剪工艺，因此也无需采用与多个台阶对应的多层光罩以及每个光罩投影区域的边界的精确对准工艺，能够降低技术难度和制造成本，进而能够提高产品良率。

30、而且，本申请实施例通过控制斜坡的坡度即可控制同一平面上露出的信号线层的宽度，有利于满足不同特征尺寸的接触线工艺的要求。

31、本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。

技术特征：

1.一种半导体器件的制造方法，其特征在于，包括：

2.根据权利要求1所述的半导体器件的制造方法，其特征在于，对覆盖有掩模结构的初始衬底进行刻蚀，形成衬底结构之前，包括：

3.根据权利要求2所述的半导体器件的制造方法，其特征在于，所述第一设计距离与所述堆叠层的厚度相同。

4.根据权利要求1所述的半导体器件的制造方法，其特征在于，在所述衬底结构上依次形成堆叠层、停止结构和缓冲层，包括：

5.根据权利要求1所述的半导体器件的制造方法，其特征在于，在所述衬底结构上依次形成堆叠层、停止结构和缓冲层，包括：

6.根据权利要求1所述的半导体器件的制造方法，其特征在于，沿所述第一方向，第二区域的所述堆叠结构远离所述衬底结构的一侧露出的所述信号线层的宽度为设计宽度，所述第一堆叠部中信号线层的厚度为设计厚度，所述第二斜坡部的斜面与所述第一方向之间的夹角为第一夹角；

7.根据权利要求6所述的半导体器件的制造方法，其特征在于，还包括：

8.一种半导体器件，其特征在于，采用如上述权利要求1-7中任一所述半导体器件的制造方法制造得到，包括：

9.根据权利要求8所述的半导体器件，其特征在于，第二区域的堆叠结构、第三区域的堆叠结构以及第一区域的停止结构齐平。

10.一种电子设备，其特征在于，包括：如权利要求1-7中任一所述半导体器件的制造方法形成的半导体器件，或，如上述权利要求8-9中任一所述的半导体器件。

技术总结本申请提供了一种半导体器件及其制造方法、电子设备。该半导体器件的制造方法包括：对覆盖有掩模结构的初始衬底进行刻蚀，形成衬底结构。衬底结构包括位于第一区域的第一底部、第二区域的第一斜坡部和位于第三区域的基础部。第一斜坡部一端与第一底部齐平，沿第一方向逐渐增厚至另一端与基础部齐平，第一方向平行于初始衬底。在衬底结构上依次形成堆叠层、停止结构和缓冲层。停止结构至少覆盖第一堆叠部。对缓冲层和堆叠层进行研磨，直到第二区域的堆叠层与第一区域的停止结构齐平，形成堆叠结构。堆叠结构包括交替设置的信号线层和介质层，第二区域的堆叠结构沿第一方向交替露出信号线层和介质层。本申请实施例可有效提高半导体器件的性能。技术研发人员：曾盼受保护的技术使用者：北京超弦存储器研究院技术研发日：技术公布日：2024/7/25