一种隔离高速DO输出电路的制作方法

本技术涉及控制电路，具体为一种隔离高速do输出电路。

背景技术：

1、在电力、工业控制领域，常常需要输出信号给外部装置，即需要输出数字电压信号；当有输出时，可以驱动外部装置；当无输出时，外部装置无动作；如果外部装置是一个24v驱动的继电器的线圈，则需要有输出时继电器动作，无输出时继电器不动作。中央处理器发出数字输出信号，输出电路接收到信号后，根据输出电路的逻辑判断来响应为有输出和无输出，当外部高压信号串入到输出回路中，易造成内部电路的工作停止和损坏，造成不必要的损失；

2、例如申请号为“202021880266.7”的申请，现有输出电路中，有如下缺点：

3、1)输出信号不稳定，抗干扰能力差；

4、2)输出信号频率有限，不能输出高频信号。

5、针对上述问题，就需要一种隔离高速do输出电路以解决上述问题。

技术实现思路

1、本实用新型的目的在于提供一种隔离高速do输出电路，本实用新型通过屏蔽了外部的干扰信号；提高了输出信号的可靠性和稳定性；可以输出更高的频率。一种隔离高速do输出电路设计，能满足多数场合下的输出要求；本实用新型实用性强。

2、本实用新型是这样实现的：

3、一种隔离高速do输出电路，包括中央处理器，和与中央处理器连接的数字隔离电路、mos管输出电路及接口保护电路；具体为所述数字隔离电路一端与中央处理器连接，另一端与所述mos管输出电路连接；

4、所述mos管输出电路一端与所述数字隔离电路连接，另一端与所述接口保护电路连接；所述接口保护电路一端与所述数字隔离电路连接，另一端与外部控制装置连接。所述中央处理器发出pwm输出信号，pwm输出信号进入数字隔离电路进行隔离处理，数字隔离电路输出隔离后的pwm输出信号，隔离后的pwm输出信号进入mos管控制其通断实现控制信号输出。

5、进一步，所述数字隔离电路包括第一数字隔离芯片u1、第一电容c1、第二电容c2、第三电容c3、第四电容c4；

6、所述第一数字隔离芯片u1的1脚与所述第一电容c1、第二电容c2的一端连接并连接到vcc，所述第一电容c1、第二电容c2的另一端接地，所述u1的第2脚接地，所述u1的第3脚接收来自中央处理器的pwm信号，所述u1的第7脚、第8脚接地，所述u1的第9脚、第10脚接隔离地，所述u1的第14脚与所述mos管输出电路连接，所述u1的第15脚接隔离地，所述u1的第16脚与所述第三电容c3、第四电容c4的一端相连，所述第三电容c3、第四电容c4的另一端接隔离地。所述mos管输出电路包括第一mos管q1、第一电阻r1；所述第一mos管q1的栅极接收数字隔离电路的pwm信号，所述第一mos管q1的漏极与所述接口保护电路连接，所述第一电阻r1的一端与所述第一mos管q1的栅极连接，所述第一电阻r1的另一端接隔离地，所述第一mos管的源极接隔离地。

7、进一步，所述接口保护电路包括第一二极管d1；所述第一二极管d1的一端与所述mos管输出电路和外部控制设备连接，所述第一二极管d1的另一端接隔离地。

8、进一步，本申请的工作原理为：当该电路正常工作时，外接电源vcc正常，外接电源通过所述第一电容c1和所述第二电容c2滤除干扰信号后，提供给数字隔离电路稳定的工作电压。

9、所述mos管输出电路通过外部装置连接到外部电源正，隔离地连接外部电源负。

10、中央处理器发出高速输出信号后，该信号进入数字隔离电路进行隔离处理，隔离后的高速输出信号控制输出mos管开和关实现输出功能。

11、所述数字隔离电路输入端接收到低电平信号时，数字隔离电路输出低电平信号，输出mos管栅极接受到低电平信号后，输出mos管关闭，输出mos管漏极输出高电平信号给外部装置。

12、所述数字隔离电路输入端接收到高电平信号时，数字隔离电路输出高电平信号，输出mos管栅极接受到高电平信号后，输出mos管打开，输出mos管漏极输出低电平信号给外部装置。

13、接口保护电路对外部高压信号及干扰信号进行限止和滤除，保护输出mos管不被损坏。

14、与现有技术相比，本实用新型的有益效果是：通过本申请的电路可以解决现有技术中输出电路可靠性差、抗干扰能力差、输出频率低的技术问题，提高输出电路的稳定性，可靠性；本实用新型实用性强。

技术特征：

1.一种隔离高速do输出电路，其特征在于：包括中央处理器，和与中央处理器连接的数字隔离电路、mos管输出电路及接口保护电路；具体为所述数字隔离电路一端与中央处理器连接，另一端与所述mos管输出电路连接；

2.根据权利要求1所述的一种隔离高速do输出电路，其特征在于，所述数字隔离电路包括第一数字隔离芯片u1、第一电容c1、第二电容c2、第三电容c3、第四电容c4；

3.根据权利要求1所述的一种隔离高速do输出电路，其特征在于，所述mos管输出电路包括第一mos管q1、第一电阻r1；

4.根据权利要求1所述的一种隔离高速do输出电路，其特征在于，所述接口保护电路包括第一二极管d1；所述第一二极管d1的一端与所述mos管输出电路和外部控制设备连接，所述第一二极管d1的另一端接隔离地。

5.根据权利要求1所述的一种隔离高速do输出电路，其特征在于，所述中央处理器发出pwm输出信号，pwm输出信号进入数字隔离电路进行隔离处理，数字隔离电路输出隔离后的pwm输出信号，隔离后的pwm输出信号进入mos管控制其通断实现控制信号输出。

技术总结本技术公开了一种隔离高速DO输出电路，包括中央处理器，和与中央处理器连接的数字隔离电路、MOS管输出电路及接口保护电路；具体为所述数字隔离电路一端与中央处理器连接，另一端与所述MOS管输出电路连接；所述MOS管输出电路一端与所述数字隔离电路连接，另一端与所述接口保护电路连接；所述接口保护电路一端与所述数字隔离电路连接，另一端与外部控制装置连接。所述数字隔离电路包括第一数字隔离芯片U1、第一电容C1、第二电容C2、第三电容C3、第四电容C4；所述第一数字隔离芯片U1的1脚与所述第一电容C1、第二电容C2的一端连接并连接到VCC，所述第一电容C1、第二电容C2的另一端接地，所述U1的第2脚接地。本技术实用性强。技术研发人员：请求不公布姓名,请求不公布姓名受保护的技术使用者：北京立迈胜控制技术有限责任公司技术研发日：20231226技术公布日：2024/7/25