上电复位电路的制作方法

本公开涉及集成电路，具体涉及一种上电复位电路。

背景技术：

1、在电源监控与复位芯片、上电复位(power-on-reset,por)产生电路等应用中，当受监控的电源电压降低至某一阈值电压值以下时，芯片将对复位信号进行置位，并在电源电压上升至阈值电压值以上后，将复位信号保持置位状态一定周期。其中，较为关键的两个指标分别是阈值电压和复位延时周期,复位延时周期即电源电压上升至阈值电压以后，复位信号保持置位的周期。

2、在现有技术中，通过比较器获得电源电压与阈值电压的比较结果，振荡器osc提供时钟clk，计数器根据比较结果与时钟clk共同进行计数，从而延时输出上电复位信号，实现复位延时功能。

3、在现有设计中，实现复位延时功能需要振荡器osc电路产生时钟clk，一般采用多个反相器呈环形串联在一起的环形振荡器实现，所产生的时钟clk频率随工艺、电源电压、温度(pvt)等变化较大，导致复位延时周期的精度不高。另外，当电源电压高于一定电压值，且低于阈值电压时，还会使得振荡器osc产生振荡，此时，电路中就会产生一定额外的功耗。此外，振荡器osc的占用面积较大，不利于小型化设计。

技术实现思路

1、为了解决上述技术问题，本公开提供了一种上电复位电路，节省了振荡器osc，实现电路的高精度稳定运行。

2、根据本公开实施例提供的上电复位电路，包括：第一晶体管、第一电阻和第一电容，所述第一晶体管的第一端连接电源电压，所述第一电阻的第一端连接所述第一晶体管的第二端，所述第一电容的第一端连接所述第一电阻的第二端，所述第一电容的第二端接地；或者，所述第一电容的第二端连接电源电压，所述第一电阻的第二端连接所述第一电容的第一端，所述第一晶体管的第一端连接所述第一电阻的第一端，所述第一晶体管的第二端接地，所述第一电阻的第二端和所述第一电容的第一端的连接点提供节点电压，所述第一晶体管在导通时提供第一电流路径以对所述连接点进行充电/放电；

3、第二晶体管，所述第二晶体管的第一端连接所述第一电容的第一端，所述第二晶体管的第二端连接所述第一电容的第二端，所述第二晶体管在导通时提供第二电流路径以复位所述节点电压；

4、比较器，第一输入端接收电源电压的采样信号，第二输入端接收比较信号，所述比较器根据所述采样信号和所述比较信号用于产生控制信号；

5、选择单元，根据所述控制信号选择将动态电压和预设的参考电压之一作为所述比较信号提供至所述比较器的第二输入端；以及

6、延时单元，用于根据所述控制信号延时提供上电复位信号，

7、其中，所述第一晶体管和所述第二晶体管在所述控制信号的控制下交替导通，所述动态电压为所述连接点提供的节点电压或所述节点电压的反相信号。

8、可选地，在所述控制信号表征所述采样信号低于所述比较信号的情况下，控制所述第二晶体管导通且所述选择单元将所述参考电压作为所述比较信号；

9、在所述控制信号表征所述采样信号等于/高于所述比较信号的情况下，控制所述第一晶体管导通且所述选择单元将所述动态电压作为所述比较信号。

10、可选地，所述第一晶体管为pmos管与nmos管中的一种，所述第二晶体管为pmos管与nmos管中的另一种。

11、可选地，所述第一晶体管为pmos管，所述第二晶体管为nmos管，

12、所述第一晶体管的第一端连接电源电压，所述第一电阻的第一端连接所述第一晶体管的第二端，所述第一电容的第一端连接所述第一电阻的第二端，所述第一电容的第二端接地，

13、所述动态电压为所述节点电压。

14、可选地，所述比较器的反相输入端为所述第一输入端，正相输入端为所述第二输入端，输出端输出所述控制信号。

15、可选地，还包括第一反相器，输入

16、端与所述比较器的输出端相连，所述第一反相器的输出端输出所述控制信号，

17、其中，所述比较器的正相输入端为所述第一输入端，反相输入端为所述第二输入端。

18、可选地，还包括第三晶体管与第二电容，所述第三晶体管的第一端与所述连接点连接，所述第二电容的第一端连接所述第三晶体管的第二端，所述第二电容的第二端接地，

19、其中，所述第三晶体管根据所述上电复位信号用于控制所述第一电容与所述第二电容并联。

20、可选地，还包括第二反相器，输入端与所述连接点相连，输出端输出所述节点电压的反相电压，所述动态电压为所述反相电压，

21、其中，所述第一晶体管为nmos管，所述第二晶体管为pmos管，

22、所述第一晶体管的第一端接地，所述第一电阻的第一端连接所述第一晶体管的第二端，所述第一电容的第一端连接所述第一电阻的第二端，所述第一电容的第二端连接电源电压。

23、可选地，所述比较器的正相输入端为所述第一输入端，反相输入端为所述第二输入端，输出端输出所述控制信号。

24、可选地，还包括第三反相器，输

25、入端与所述比较器的输出端相连，所述第三反相器的输出端输出所述控制信号，

26、其中，所述比较器的反相输入端为所述第一输入端，正相输入端为所述第二输入端。

27、可选地，还包括第三晶体管与第二电容，所述第三晶体管的第一端与所述连接点连接，所述第二电容的第一端连接所述第三晶体管的第二端，所述第二电容的第二端连接电源电压，

28、其中，所述第三晶体管根据所述上电复位信号用于控制所述第一电容与所述第二电容并联。

29、可选地，还包括电阻网络，所述电阻网络的一端连接电源电压，所述电阻网络的另一端接地，所述电阻网络提供所述采样信号。

30、可选地，当所述采样信号的电压高于所述参考电压时，所述控制信号呈周期性的高低电平变换，

31、其中，电平变换的频率由所述第一电阻、所述电阻网络中的电阻以及所述第一电容的取值决定。

32、可选地，所述延时单元包括计数器或分频器，

33、当所述采样信号的电压高于所述参考电压时，所述延时单元在所述控制信号的有效边沿的触发下延时提供所述上电复位信号。

34、本公开实施例提供的上电复位电路通过第一晶体管、第一电阻、第一电容以及第二晶体管构成了可控的振荡电路，并且通过比较器选择性地接收参考电压和动态电压，该比较器用于产生控制信号，该控制信号控制第一晶体管与第二晶体管的通断，从而控制了第一电容的充放电，使得控制信号实现周期性的高低电平变换，可视为时钟信号，实现了类似于振荡器osc电路的振荡的效果。

35、具体的，本公开实施例提供的上电复位电路简化了时钟产生电路，节省了额外的振荡器osc，从而节省了电路的面积。

36、具体的，本公开实施例提供的上电复位电路所产生的时钟频率较为稳定，时钟频率随温度以及电源电压的变化很小。进一步地，该时钟频率可视为仅由第一电阻、电阻网络以及第一电容的取值决定，从而提高了复位延时周期的精度与电路的稳定性能。

37、具体的，本公开实施例提供的上电复位电路在控制信号表征采样信号低于比较信号的情况下既电源电压低于阈值电压的情况下，第二晶体管导通且比较器接收参考电压，此时控制信号是根据采样信号与参考电压获得的，电路中不产生振荡，从而减少了电路的额外功耗。

38、可选的，通过附加的第三晶体管与第二电容，根据上电复位信号或上电复位信号的反相信号控制第三晶体管的导通与关断，在上电复位信号有效后，使得第二电容与第一电容并联，增大电路中的总电容，从而降低时钟频率，进一步减少电路中的功耗。

39、应当说明的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。