分段电阻型DAC电阻失配自适应校准电路及校准方法

本发明属于模拟集成电路数模转换器，涉及一种分段电阻型dac电阻失配自适应校准电路，还涉及一种分段电阻型dac电阻失配自适应校准方法。

背景技术：

1、随着各种使用电池的用电工具和电动汽车等工业产品蓬勃发展，电池管理芯片的发展也得到了极大的促进。电池管理芯片对电池电压的采样精度具有较高的要求，数字化的电池管理芯片需要用到高精度的模数转换器(adc)，其中数模转换器(dac)模块的精度是adc整体精度的关键。传统的电阻式数模转换器拥有各类型模数转换器中最好的线性度，但目前的半导体工艺会使电阻产生较大失配，而电阻的失配会严重影响精度。

2、电阻分压型模数转换器利用串联电阻分压的原理，通过2n个电阻构成的电阻分压网络，可将参考电压分为2n份，每一节电阻的分压即为模数转换器的1个lsb，其值为vref/2n。通过相应的逻辑控制，将输入数字码转换为控制数模转换器输出某一节电阻的电压值，从而达到数字量转换为模拟量的功能。电阻型dac具有最好的单调性，即使电阻产生失配改变了电阻的分压，模数转换器的输出电压也是从电阻串的上端至下端单调下降的。

3、传统电阻分压结构数模转换器需要使用大量的电阻，要实现10bit分辨率的数模转换器就需要210个分压电阻，这在对芯片面积要求极高的模拟集成电路的设计中是不可接受的，因此人们提出了分段电阻式数模转换器来减少使用电阻的数目。一种12bit分段电阻式数模转换器如说明书附图中图3所示。该数模转换器由64个等值电阻构成高位电阻串，63个等值电阻构成低位电阻串，两串电阻间通过开关sh1—sh65相连接，开关sl0—sl63将低位电阻串连接至数模转换器的输出。数模转换器转换过程如下：基准参考电压首先由高位电阻串进行初步的粗量化，当选中第x节高位电阻串电阻时，开关shx与开关shx+1导通将该节电阻上下两端电压传递至低位电阻串上下两端,此时低位电阻串两端电压为xvref/64和(x+1)vref/64，再由63个等值电阻构成的低位电阻串对其进一步精细量化，当开关sly闭合时数模转换器输出电压xvref/64+yvref/4096。采用一定的逻辑控制开关sh和开关sl的闭合，即可完成12位数模转换。

4、由于低位电阻串是在高位电阻粗量化后进行的细量化，高位电阻串电阻的失配将严重影响数模转换器的性能。高位电阻串电阻产生失配后会使得单节电阻阻值偏离设计值，从而单节电阻的分压会发生改变，使得模数转换器的dnl和inl剧烈增加，降低dac的精度。因此必须对高位电阻串电阻进行校准，降低电阻失配。

技术实现思路

1、本发明的第一目的是提供一种分段电阻型dac电阻失配自适应校准电路，解决了分段电阻型模数转换器电阻失配的技术问题。

2、本发明的第二目的是提供一种分段电阻型dac电阻失配自适应校准方法，可实现自动校准无需人工操作。

3、本发明所采用的第一种技术方案是，分段电阻型dac电阻失配自适应校准电路，包括修调电阻串、基准电阻电压采样模块、开关电容比较器和sar逻辑电路；

4、基准电阻电压采样模块的输入端与基准电阻连接，基准电阻电压采样模块的输出端与开关电容比较器连接；

5、开关电容比较器的输入端与待校准电阻连接，开关电容比较器的输出端与sar逻辑电路连接，sar逻辑电路的输出端与dac修调连接。

6、本发明第一种技术方案的特点还在于，

7、基准电阻电压采样模块包括开关s6、s7、s8和s9，还包括采样电容cs，cs一端分别连接s6和s8，cs另一端分别连接s7和s9；s7和s8控制与基准电阻的连接或断开，s6控制与开关电容比较器的连接或断开，s9另一端连接共模电压；

8、采样电容cs用于采集基准电阻的电阻分压。

9、开关电容比较器包括运算放大器、反馈网络以及电容cp；

10、运算放大器的同相输入端与s6连接；

11、电容cp采集待校准电阻的电压，电容cp上极板与运算放大器的反相输入端连接，电容cp下极板分别连接有开关s1和开关s2，电容cp通过开关s1和开关s2连接待校准电阻；

12、运算放大器的输出端连接sar逻辑电路；

13、反馈网络包括开关s3、s4和s5，s5一端连接运算放大器的同相输入端，s5另一端连接共模电压，s3和s4之间连接有对地电容，s3另一端连接电容cp上极板，s4另一端连接运算放大器的输出端。

14、修调电阻串由二进制关系的8个修调电阻和一个大电阻串联构成，8个修调电阻阻值从小到大依次为r、2r、4r、8r、16r、32r、64r、128r，8个电阻均并联有mos开关，mos开关均与sar逻辑电路连接；8个mos开关记为st1-st8。

15、sar逻辑电路为8bitsar逻辑电路，sar逻辑电路采用逐次逼近逻辑，sar逻辑电路控制st1-st8的闭合与关断并控制修调电阻串的接入与短路。

16、若干个修调电阻串串联形成高位电阻串。

17、本发明所采用的第二种技术方案是，分段电阻型dac电阻失配自适应校准方法，使用上述的分段电阻型dac电阻失配自适应校准电路，具体包括以下步骤：

18、步骤1，在第一个时钟周期高电平内，开关s7、s8闭合将高位电阻串中基准电阻上下两端的电压采样至电容cs中；同时开关s1闭合，将待校准电阻的下端电压传输至电容cp下极板；

19、步骤2，在与步骤1同一时钟周期同一高电平内，开关s3、s4和s5闭合，将共模电压传输至电容cp上极板，同时将运放失调误差存储在电容cp上，开关s3与s4间的对地电容对反馈环路提供稳定性补偿；

20、步骤3，在第一个时钟周期低电平内，开关s7、s8断开，开关s6、s9闭合，将采样得到的基准电阻压降vrref转换为vrref+vcomn的电压；同时开关s2闭合，开关s3、s4、s5断开，运算放大器工作在比较器模式，电容cp下极板电压从vin-提高至vin+，上极板电压从vcomn变为vcomn+(vin+-vin-)，并与基准电阻电压采样电路的输出vrref+vcomn进行比较，获得待校准电阻的压降与基准电阻压降的大小关系，并将大小关系按照0、1高低电平输入至sar逻辑电路中；

21、步骤4，sar逻辑电路根据步骤3得到的大小关系控制开关st1—st8的闭合与关断，控制修调电阻串的接入与短路；

22、当待校准电阻压降小于基准电阻压降时，修调电阻串接入更大的修调电阻；

23、当待校准电阻压降大于基准电阻压降时，修调电阻串接入更小的修调电阻。

24、步骤5，对除基准电阻外所有的修调电阻串重复上述步骤1-步骤4八次，进行校准，实现分段电阻型数模转换器高位电阻串各个电阻阻值大小的一致性。

25、与现有技术相比，本发明的有益效果是：

26、本发明可以对分段电阻型dac的高位电阻串失配进行有效校准，极大的减少电阻失配，同时避免了对电阻确切失配值的检测和转换，结构简单，易于实现。本发明电路利用逐次逼近逻辑，在不检测电阻确切失配值的情况下，将有失配的电阻阻值校准至模数转换器精度可接受范围内，从而实现比传统结构更优的性能。

27、本发明可实现自动校准无需人工操作；使用了逐次逼近逻辑，无需对电阻失配确切值做存储和运算，减少了校准电路的复杂程度；该方法所描述的校准电路只需在芯片出厂时对有失配的电阻校准一次，在芯片寿命范围内无需再次进行校准。