基准电压缓冲器的制作方法

本申请涉及集成电路，特别涉及一种基准电压缓冲器。

背景技术：

1、目前电机驱动芯片被广泛应用于工业自动化、电动汽车、家用电器等领域中，它可以实现电机的平稳启动和精准控制，提高产品的使用寿命和安全性能。

2、在电机系统芯片的应用中，多采用高效的控制算法，实现快速的电机控制，同时电机驱动芯片可以根据不同的电机类型和控制要求进行定制化设计，可以灵活地满足不同的应用需求，故而对模数转换器(adc)、放大器(opa)、数模转换器(dac)性能要求较高，如何提高这些模块的采集精度和性能也成为电机控制芯片需重点研究的难点。

3、模数转换器和数模转换器会依据参考电压(或称为基准电压)完成数字量与模拟量的转换，而放大器的偏置电压也决定了放大误差，这些模块所用到的参考电压(vrefp)的稳定性及其用法对性能影响至关重要。目前大部分芯片封装时会将电源引脚与参考电压引脚绑定在一起，参考电压将由电源外灌提供，而大部分电源本身的纹波很大，会导致参考电压偏移，从而影响芯片性能。所以提出一种新型的内部电压基准缓冲器(vrefbuf)设计来解决adc/dac/opa性能被参考电压影响的问题。

技术实现思路

1、本申请的目的在于提供一种内部的基准电压缓冲器，解决电机系统芯片中adc/dac/opa性能被参考电压影响的问题。

2、本申请公开了一种基准电压缓冲器，包括：运算放大器、反馈模块、反馈控制开关、电源引脚和基准电压引脚，其中，所述电源引脚耦合到电压源，所述基准电压引脚耦合到外部基准电压源；

3、所述运算放大器的第一输入端耦合到带隙基准电压，所述运算放大器的输出端和所述反馈模块的一端相连并耦合到所述基准电压引脚，所述反馈模块的另一端和所述运算放大器的第二输入端相连并通过所述反馈控制开关耦合到地端；

4、所述反馈控制开关的控制端和所述运算放大器的控制端由第一寄存器输出的使能信号控制，所述反馈模块根据第二寄存器输出的档位选择信号输出不同档位的基准电压。

5、在一个优选例中，所述反馈模块包括分压电阻串，所述分压电阻串的一端连接到所述运算放大器的输出端和所述基准电压引脚，所述分压电阻串的另一端连接到所述反馈控制开关，所述第二寄存器输出的所述档位选择信号控制所述分压电阻串输出不同档位的基准电压。

6、在一个优选例中，所述反馈控制开关为nmos晶体管，所述nmos晶体管的漏极连接到所述分压电阻串，所述nmos晶体管的源极连接到所述地端，所述nmos晶体管的栅极和所述运算放大器的控制端相连并由所述第一寄存器输出的使能信号控制。

7、在一个优选例中，所述第一寄存器输出的使能信号为低电平时，所述反馈控制开关开启并将所述分压电阻串的电压拉至地，从而使得所述运算放大器和所述反馈模块均关闭，所述基准电压引脚接收所述外部基准电压源提供的电压作为基准电压。

8、在一个优选例中，所述分压电阻串包括依次连接的第一电阻、第二电阻、第三电阻和第四电阻，所述第一电阻的一端耦合到所述反馈控制开关，所述第二电阻之间并联第一档位选择开关，所述第二电阻和第三电阻之间并联第二档位选择开关，所述第二电阻、第三电阻和第四电阻之间并联第三档位选择开关。

9、在一个优选例中，当所述第一档位选择开关选通时，所述分压电阻串输出2v的基准电压到所述基准电压引脚，当所述第二档位选择开关选通时，所述分压电阻串输出2.5v的基准电压到所述基准电压引脚，当所述第三档位选择开关选通时，所述分压电阻串输出2.8v的基准电压到所述基准电压引脚。

10、在一个优选例中，所述反馈模块还包括：第三寄存器，所述第三寄存器内存储有修调信息，所述反馈模块根据所述修调信息对所述基准电压进行校准。

11、在一个优选例中，所述电源引脚和所述基准电压引脚相连。

12、在一个优选例中，还包括：第一电容，所述第一电容的一端耦合到所述基准电压引脚，另一端耦合到地端。

13、在一个优选例中，所述基准电压引脚耦合到模数转换器、数模转换器或放大器并将所述基准电压提供到所述模数转换器、数模转换器或放大器。

14、本申请实施方式中，芯片内部基准电压的产生一方面可以通过外灌的方式实现任意电压输入，另一方面可以经由运算放大器放大带隙基准电路输出的电压，再通过反馈电路的分压电阻串得到不同档位的基准电压。因此，本申请可以有效解决电机系统芯片中adc/dac/opa性能被参考电压影响的问题。

15、本申请的说明书中记载了大量的技术特征，分布在各个技术方案中，如果要罗列出本申请所有可能的技术特征的组合(即技术方案)的话，会使得说明书过于冗长。为了避免这个问题，本申请上述技术实现要素：中公开的各个技术特征、在下文各个实施方式和例子中公开的各技术特征、以及附图中公开的各个技术特征，都可以自由地互相组合，从而构成各种新的技术方案(这些技术方案均应该视为在本说明书中已经记载)，除非这种技术特征的组合在技术上是不可行的。例如，在一个例子中公开了特征a+b+c，在另一个例子中公开了特征a+b+d+e，而特征c和d是起到相同作用的等同技术手段，技术上只要择一使用即可，不可能同时采用，特征e技术上可以与特征c相组合，则，a+b+c+d的方案因技术不可行而应当不被视为已经记载，而a+b+c+e的方案应当视为已经被记载。

技术特征：

1.一种基准电压缓冲器，其特征在于，包括：运算放大器、反馈模块、反馈控制开关、电源引脚和基准电压引脚，其中，所述电源引脚耦合到电压源，所述基准电压引脚耦合到外部基准电压源；

2.根据权利要求1所述的基准电压缓冲器，其特征在于，所述反馈模块包括分压电阻串，所述分压电阻串的一端连接到所述运算放大器的输出端和所述基准电压引脚，所述分压电阻串的另一端连接到所述反馈控制开关，所述第二寄存器输出的所述档位选择信号控制所述分压电阻串输出不同档位的基准电压。

3.根据权利要求2所述的基准电压缓冲器，其特征在于，所述反馈控制开关为nmos晶体管，所述nmos晶体管的漏极连接到所述分压电阻串，所述nmos晶体管的源极连接到所述地端，所述nmos晶体管的栅极和所述运算放大器的控制端相连并由所述第一寄存器输出的使能信号控制。

4.根据权利要求3所述的基准电压缓冲器，其特征在于，所述第一寄存器输出的使能信号为低电平时，所述反馈控制开关开启并将所述分压电阻串的电压拉至地，从而使得所述运算放大器和所述反馈模块均关闭，所述基准电压引脚接收所述外部基准电压源提供的电压作为基准电压。

5.根据权利要求2所述的基准电压缓冲器，其特征在于，所述分压电阻串包括依次连接的第一电阻、第二电阻、第三电阻和第四电阻，所述第一电阻的一端耦合到所述反馈控制开关，所述第二电阻之间并联第一档位选择开关，所述第二电阻和第三电阻之间并联第二档位选择开关，所述第二电阻、第三电阻和第四电阻之间并联第三档位选择开关。

6.根据权利要求5所述的基准电压缓冲器，其特征在于，当所述第一档位选择开关选通时，所述分压电阻串输出2v的基准电压到所述基准电压引脚，当所述第二档位选择开关选通时，所述分压电阻串输出2.5v的基准电压到所述基准电压引脚，当所述第三档位选择开关选通时，所述分压电阻串输出2.8v的基准电压到所述基准电压引脚。

7.根据权利要求2所述的基准电压缓冲器，其特征在于，所述反馈模块还包括：第三寄存器，所述第三寄存器内存储有修调信息，所述反馈模块根据所述修调信息对所述基准电压进行校准。

8.根据权利要求1所述的基准电压缓冲器，其特征在于，所述电源引脚和所述基准电压引脚相连。

9.根据权利要求1所述的基准电压缓冲器，其特征在于，还包括：第一电容，所述第一电容的一端耦合到所述基准电压引脚，另一端耦合到地端。

10.根据权利要求1所述的基准电压缓冲器，其特征在于，所述基准电压引脚耦合到模数转换器、数模转换器或放大器并将所述基准电压提供到所述模数转换器、数模转换器或放大器。

技术总结本申请涉及集成电路技术领域，公开了一种基准电压缓冲器，包括：运算放大器、反馈模块、反馈控制开关、电源引脚和基准电压引脚，其中，所述电源引脚耦合到电压源，所述基准电压引脚耦合到外部基准电压源；所述运算放大器的第一输入端耦合到带隙基准电压，所述运算放大器的输出端和所述反馈模块的一端相连并耦合到所述基准电压引脚，所述反馈模块的另一端和所述运算放大器的第二输入端相连并通过所述反馈控制开关耦合到地端；所述反馈控制开关的控制端和所述运算放大器的控制端由第一寄存器输出的使能信号控制，所述反馈模块根据第二寄存器输出的档位选择信号输出不同档位的基准电压。本申请可以解决电机系统芯片中ADC/DAC/OPA性能被基准电压影响的问题。技术研发人员：汪文霞,李宗宪,杨胜安,吴政卫,萧经华受保护的技术使用者：睿兴科技（南京）有限公司技术研发日：技术公布日：2024/8/1